网站首页

Quartus flv configuration and commissioning of the

于 2023-08-05 发布文件大小:2.48 MB

 0  167

下载积分: 2 下载次数: 1

我要下载

代码说明：

QUARTUS 的配置及调试 flv的 -Quartus flv configuration and commissioning of the

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RS_CC_ENC
OFDM系统新型CC编解码的verilogHDL设计，与RS编码级联，经测试误码率性能提高(OFDM system verilogHDL new CC codec design, coding and RS cascade, tested BER performance improvement)

2020-12-31 10:58:59下载

积分：1
一个可综合的串并转换接口verilog源代码
一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code

2022-03-17 00:42:34下载

积分：1
usb 硬件实现请大家多多指教
usb 硬件实现请大家多多指教-usb hardware realize the exhibitions please everyone

2022-01-28 13:02:47下载

积分：1
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

2013-09-20 10:20:31下载

积分：1
viterbi
维特比译码，卷积编码，verilog编写，2,1,2编码(Victor than decoding, convolution code, verilog write, 2,1,2 coding )

2011-12-08 23:10:45下载

积分：1
7941952NCO_sin
NCO 代码设计使用VHDL语言 (nco)

2009-05-23 16:39:37下载

积分：1
CH4CH2CH1VHDL 数字电路参考书所有程序9
CH4CH2CH1VHDL 数字电路参考书所有程序9-CH4CH2CH1VHDL digital circuit reference all proceedings 9

2022-11-24 11:15:04下载

积分：1
基于FPGA的数字钟
1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟，要求时钟的最小分辨率时间为1s。2.多功能数字钟系统功能的具体描述如下：计时：正常工作状态下，每日按24小时计时制计时并显示，蜂鸣器逢整点报时。校时：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-05-23 08:48:32下载

积分：1
lcd_176
说明： VHDL code for LCD for use with AGM FPGA

2020-01-19 17:04:44下载

积分：1
QPSK_modulation
利用FPGA实现QPSK数字调制。编程采用Verilog HDL语言。(By using the FPGA realization of QPSK digital modulation. Use Verilog HDL language programming. )

2016-03-21 19:53:06下载

积分：1

696516资源总数
106783会员总数
25今日下载

Quartus flv configuration and commissioning of the

0 个回复

热门标签

热门下载