网站首页

Quartus flv configuration and commissioning of the

于 2023-08-05 发布文件大小:2.48 MB

 0  18

下载积分: 2 下载次数: 1

我要下载

代码说明：

QUARTUS 的配置及调试 flv的 -Quartus flv configuration and commissioning of the

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

一个用FPGA语言设计数字秒表的程序，有相关的源程序和说明
一个用FPGA语言设计数字秒表的程序，有相关的源程序和说明-FPGA design using a digital stopwatch language of the procedures and instructions related to the source

2022-02-02 02:15:47下载

积分：1
FFT2
适用于NIOS II的1024点FFT C算法( 1024-point FFT C algorithm for NIOS II)

2010-12-04 15:32:44下载

积分：1
dadishu_v1
VHDL实现简单打地鼠游戏机，北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)

2020-11-03 13:29:52下载

积分：1
SZ-VHDL
系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值(System digital logic circuit design methods and introduce examples, analyze good and valuable)

2014-03-30 08:34:05下载

积分：1
keyscan
用verilog语言写的简单的键盘扫描代码，适合初学者，用alter的软件编写的程序代码。(Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.)

2013-09-13 22:59:11下载

积分：1
VHDL language learning paradigm, the FSK
学习VHDL语言的范例，有关FSK-VHDL language learning paradigm, the FSK

2023-06-01 13:25:03下载

积分：1
liyuanlnx_key_beep
说明： FPGA按键加蜂鸣器实验：加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)

2020-06-22 04:00:01下载

积分：1
USB 1.1 IP
USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code

2022-05-24 18:47:17下载

积分：1
RS码译码器
采用VHDL语言实现基于ＢＭ算法的ＲＳ译码器，附件为整个工程文件，内附波形仿真图。程序在QUARTUS II 9.0下仿真通过

2022-06-03 16:19:45下载

积分：1
基于Verilog HDL的16位超前进位加法器分为3个功能子模块
基于Verilog HDL的16位超前进位加法器分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

2022-02-05 08:39:21下载

积分：1

696524资源总数
103838会员总数
43今日下载

Quartus flv configuration and commissioning of the

0 个回复

热门标签

热门下载