登录
首页 » VHDL » 以VHDL为第一通用代码的N位加法器

以VHDL为第一通用代码的N位加法器

于 2023-08-19 发布 文件大小:464.06 kB
0 82
下载积分: 2 下载次数: 1

代码说明:

32位加法器作为VHDL编写的第一个代码;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK_1
    QPSK调制,QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)
    2020-12-06 19:29:22下载
    积分:1
  • AD_R
    AD7685芯片采集程序,可以自行设置采样率,经检验可用。(The AD7685 chip collection procedures, available.)
    2020-12-20 14:19:08下载
    积分:1
  • My-Simple-Specturm--Analyzer
    基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)
    2013-11-13 08:45:40下载
    积分:1
  • DDS波形发生器
    DDS波形生成器verilog语言书写(FPGA型号cy4以上)(DDS generate verilog)
    2017-07-17 22:25:11下载
    积分:1
  • 王金明的一些学习VHDL的子
    王金明的一些学习VHDL的子-Wang Jinming study of some subset of VHDL
    2022-03-05 20:37:24下载
    积分:1
  • FREEDEV数字应用开发板上的I2C总线IP核的verilog描述
    FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog description of
    2022-03-28 16:58:18下载
    积分:1
  • sigmod
    FPGA实现基于cordic算法的指数函数的程序(FPGA implementation of an exponential function program based on the cordic algorithm)
    2020-09-10 16:28:00下载
    积分:1
  • hdb3_codedecode
    说明:  用VERILOG实现的,hdb3编码器和解码器,经过前仿真和后仿真成功(Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation)
    2021-04-22 15:58:49下载
    积分:1
  • 1
    说明:  一个完整的雷达系统仿真MATLAB程序,非常具有参考价值(A complete radar system simulation MATLAB programs have great reference value)
    2010-08-27 22:32:03下载
    积分:1
  • Divider
    除法器-Divider
    2022-03-22 14:47:05下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载