-
zuoye2
主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
- 2013-09-18 15:24:13下载
- 积分:1
-
《Verilog HDL 程序设计教程》3
《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3
- 2023-02-08 02:25:03下载
- 积分:1
-
AD6 中进行FPGA设计与仿真
说明: AD6 中进行FPGA设计与仿真,很不错的资料哦(FPGA design and Simulation in AD6, very good data)
- 2020-04-15 21:22:17下载
- 积分:1
-
一个小液晶的程序。我没写。我只负责设计。
一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。
- 2022-02-09 15:34:18下载
- 积分:1
-
用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助
用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助-I2C bus contrll functions implemented by Verilog HDL.
- 2022-06-01 23:07:46下载
- 积分:1
-
VHDL语言实现时钟程序,用fpga开发板试过后,能够执行
VHDL语言实现时钟程序,用fpga开发板试过后,能够执行-VHDL Pang Sung-wife of mother
- 2022-05-27 01:05:27下载
- 积分:1
-
fifo_ref_timing
first in first out 的说明文档以及时序图
对学习FIFO很有帮助(first in first out the documentation and the timing diagram helpful in learning FIFO)
- 2010-07-21 21:43:36下载
- 积分:1
-
CU设计
计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计
- 2023-06-25 08:00:03下载
- 积分:1
-
counter-with-T_FF
This is counter with T_FF.
- 2016-03-26 16:36:05下载
- 积分:1
-
Vending machines, coin
自动售货机,投币自动售货
MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
- 2022-07-07 06:56:04下载
- 积分:1