登录
首页 » VHDL » 基于altera系列芯片lvds接口的fpga设计 verilog源码

基于altera系列芯片lvds接口的fpga设计 verilog源码

于 2023-08-31 发布 文件大小:433.88 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

基于altera系列芯片lvds接口的fpga设计 verilog源码-Series altera-based chip interface lvds source fpga design verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16_QAM
    用verilog 语言编译16QAM调制(a great complied code of 16QAM modulation for OFDM)
    2013-09-02 16:23:40下载
    积分:1
  • 在nexys2数字cronometer
    该项目是用VHDL编写的,并在Nexys2板套件的4个七段显示器中显示一个测微计的秒、分和小时。时间可以在开关0中停止,在按钮0中复位。显示方式与显示方式不同最小:分段到hr:min通过切换开关1
    2022-11-12 07:55:03下载
    积分:1
  • Frame-synchronizer-
    原创,帧同步器的Verilog代码,在FPGA上验证实现过,无误。作为通信系统帧传输的仿真,有限状态机同步态和失步态的切换仿真。(Original Verilog code for frame synchronization, verify the implementation on the FPGA, and correct. Frame transmission as the communication system simulation, finite state machine synchronous state and the loss of the switching simulation of gait.)
    2012-04-01 19:38:54下载
    积分:1
  • VHDL_Led control single light from right to left( điều khiển led sáng dồn từ phải sang trái)
    2023-08-04 23:15:03下载
    积分:1
  • Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
    Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
    2022-03-28 17:01:44下载
    积分:1
  • hdlsrc
    GMSK vhdl generated from simulink
    2018-11-12 22:45:36下载
    积分:1
  • 这是一个基于可编程逻辑器件的程序,用来实现自动转换量程频率计控制器,该程序在可以再仿真器上仿真实现...
    这是一个基于可编程逻辑器件的程序,用来实现自动转换量程频率计控制器,该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simulator
    2022-01-25 16:20:03下载
    积分:1
  • Quartus II VHDL语言8分频器计数器
    分频计数器是指对信号进行分频处理的计数器,分频分偶数和奇数分频两种。VHDL主要用于描述 数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的 计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL 系统设计的基本点。
    2022-06-12 04:54:28下载
    积分:1
  • 32bit_add_exercise
    32位全加器,另有一个采用流水线的版本,是基于verilog语言的,很实用,希望对大家有所帮助(32-bit full adder, while a pipelined version,code is based on verilog language, it is practical, we hope to help)
    2016-07-19 14:31:17下载
    积分:1
  • vhdl
    说明:  学习VHDL可以用得上,有很多实例,可以对照着自己写一些东西(VHDL can be useful to learn, there are many examples, can be done to write something)
    2008-10-31 20:59:04下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载