登录
首页 » Verilog » 单周期CPU设计完整代码

单周期CPU设计完整代码

于 2023-09-02 发布 文件大小:1.31 MB
0 176
下载积分: 2 下载次数: 1

代码说明:

实验课作业,下载可以直接跑,各个模块的完整代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 232543
    FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers
    2010-08-20 17:53:54下载
    积分:1
  • clock
    EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language )
    2011-10-03 20:50:23下载
    积分:1
  • frequency
    基于FPGA的频率测量,能测量方波信号的频率、占空比、相位差。范围100mHz~200MHz,精度0.0001Hz(The frequency measurement based on FPGA can measure the frequency, duty cycle and phase difference of the square wave signal. Range 100mHz~200MHz, precision 0.0001Hz)
    2018-06-29 16:48:41下载
    积分:1
  • 使用FPGA SPARTAN-3E 的ledbanner verilog代码
    在 verilog 代码中使用 FPGA 斯巴达 3E Ledbanner 显示 0-9 中 2 七段显示器。 它会从左去附和胜利或反之亦然。和当按重置按钮时将重置功能。
    2022-10-05 11:30:03下载
    积分:1
  • c4gx_f896_host_ddr2a_odt
    ALTERA PCIE FPGA开发板(EP4C平台)DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)
    2011-09-07 11:57:21下载
    积分:1
  • sqr
    VHDL CODE FOR SQUARE WAVE GENERATOR
    2014-01-22 17:14:20下载
    积分:1
  • bt656p
    BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • FPGA按键延时模块 debounce
    说明:  FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • ICAP 回读处理
    通过 ICAP 回读 FPGA内部state register 的状态值。通过状态机控制ICAP,然后写入命令,读取数据,等待三个周期后出现数据。过程中CSIB和RDWRB有一个时序关系,还需要对ICAP输入命令进行bit swap
    2022-04-10 01:05:17下载
    积分:1
  • tlk2711test
    用verilog语言实现了tlk2711serdes芯片的高速串行功能,包含工程与仿真文件,亲测可用(Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available)
    2020-12-29 23:39:00下载
    积分:1
  • 696518资源总数
  • 105944会员总数
  • 20今日下载