登录
首页 » VHDL » 计数器的VHDL语言程序实现1

计数器的VHDL语言程序实现1

于 2022-01-21 发布 文件大小:95.06 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

VHDL语言编写的计数器程序,实现1到9999计数,并动态扫描显示,带清零和暂停功能,课上作业自编程序-VHDL language of the counter program to achieve 1-9999 counts, and the dynamic scan showed, with Clear and suspension of functions, classes, on a self-compiled programs

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl语言主要描述语句的说明和使用方法,内附例子可供学习提高...
    vhdl语言主要描述语句的说明和使用方法,内附例子可供学习提高-VHDL language description of the main description of statements and the use of methods, containing examples for learning improve
    2022-01-31 14:01:30下载
    积分:1
  • PID-algorithm
    PID算法控制点击速度,PWM脉宽调制方法(PID algorithm to control the motor Speed)
    2012-03-22 12:23:09下载
    积分:1
  • 音频最新项目
    音频编解码器 (ADPCM 1 位)代码是准备 Altera 旋风 II DE1 起动器板和它进行了测试,您可以修改代码,并使用它们在任何项目中。岩心描述:采样频率: 44100hz频道: 立体声比特率: 1 位每 Sample(So it is: 44.1 * 2 = 88.2kbps)压缩比: 16: 1VHDL 代码包括:1 位 ADPCM Decoder(x2)、 I2S Driver(x1)、 I2C Driver(x1)、 快闪记忆体 Driver(x1),键盘 Driver(x1)、 LED Bar(x1)、 容量和配置 Engine(x1)。Codec(Encoder/Decoder) 是可以使用它来编码 PCM 原始的波形文件,然后刻录的 Win32 应用程序中可用 *。DJ 文件到闪光灯,确保 flash 不是已经清楚 (你可以使用 EDK 控制面板来清除和程序 flash) 在 FPGA 上运行的代码。那里是没有专利或版权,这免费的每个人在任何项目中使用。
    2023-08-28 07:45:05下载
    积分:1
  • grlib-gpl-1.1.0-b4108
    gaisler公司在2011年发布的的leon3的源代码!(source code of leon3 )
    2012-05-12 00:12:20下载
    积分:1
  • hamming
    verilog语言实现一个CPU,汇编程序实现汉明编码功能,输入11位代码,输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)
    2020-07-03 14:00:01下载
    积分:1
  • 9850sin_function
    ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
    2013-08-27 15:13:29下载
    积分:1
  • LVDS-application-Verilog-HDL-code
    LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)
    2011-09-30 20:24:02下载
    积分:1
  • XilinxFpgaDesignAndTest
    Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)
    2020-08-13 15:58:30下载
    积分:1
  • altera_reed_solomon_design
    altera 的reed solomn 设计(reed solomn design from altera)
    2009-06-14 15:39:32下载
    积分:1
  • 使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享
    使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
    2023-08-12 00:15:02下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载