登录
首页 » VHDL » Synchronous Resets Asynchronous Resets I am so confused! How will I ever know wh...

Synchronous Resets Asynchronous Resets I am so confused! How will I ever know wh...

于 2022-03-02 发布 文件大小:237.35 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

Synchronous Resets? Asynchronous Resets?I am so confused!How will I ever know which to use? 复位信号的论文-Synchronous Resets Asynchronous Resets I am so confused! How will I ever know which to use Minute Signal-paper

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • n_bit_counter
    n bit generic shift registers
    2011-03-18 17:55:19下载
    积分:1
  • lesson38_lcd1602_clander
    基于Verilog语言编写的LCD1602显示的日历程序,类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)
    2019-05-26 09:29:18下载
    积分:1
  • 设计与验证Verilog_实例,经典的HDl书籍,强烈推荐
    设计与验证Verilog_实例,经典的HDl书籍,强烈推荐-Design and verification Verilog_ examples Hdl classic books, strongly recommend
    2022-04-23 19:09:22下载
    积分:1
  • PS2_kebord_controller
    PS2键盘控制器的VHDL源码,用FPGA直接读取键盘的输入并显示。(PS2 keyboard controller VHDL source code, with a direct FPGA to read keyboard input and displayed.)
    2010-10-15 18:13:27下载
    积分:1
  • vivado2019d1license
    说明:  vivado的license ,可以用在2019.1,2019.2,在win10 64bit上已检验过.(It can used in vivado2019.1,2019.2)
    2020-03-21 17:15:21下载
    积分:1
  • digital scan conversion modules, the digital content can scan, which can also be...
    数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted
    2022-06-14 06:36:33下载
    积分:1
  • Multiplier
    圖形介面乘法器,也可自行使用verilog去改(Graphical interface multiplier, also free to use verilog go and change)
    2012-10-25 21:12:49下载
    积分:1
  • 提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
    应用背景在本文中,我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器,Ghash功能不在GCM任何瓶颈硬件系统,无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203(基于BlockRAM SubBytes,复合场SubBytes或基于LUT的SubBytes)。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5,分别。实验结果表明,一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量,具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分(高级加密标准伽罗瓦计数器模式)是一个AES引擎和一个有限域乘法器GF(2128)在通用散列函数(GHash)。因为固有的计算反馈,系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中,我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes,流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明,我们实现迄今为止最有效的AES-GCM FPGA实现。
    2022-04-10 20:58:26下载
    积分:1
  • fft
    FPGA实现FFT算法的源代码及工程文件,此工程为ISE工程项目。有详细的说明,可以运行。(FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.)
    2013-10-12 17:21:32下载
    积分:1
  • VHDLrefencebook
    doulos公司出的VHDL学习工具,非常易学易懂!~(doulos company out of the VHDL learning tool, very easy to understand! ~)
    2016-10-09 15:45:57下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载