网站首页

用Verilog编写的USB下载线程序实现USB协议和JTAG…

于 2022-01-22 发布文件大小:1.50 MB

 0  128

下载积分: 2 下载次数: 1

我要下载

代码说明：

用verilog编写的USB下载线程序实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

PCI-based--DSG
基于PCI的数字信号发生器关键词：PCI总线，PCI9054，FPGA，卡尔曼滤波器(PCI-based digital signal generator Keywords: PCI bus, PCI9054, FPGA, Kalman filter)

2016-06-12 20:41:45下载

积分：1
具有多种功能的电子钟：闹钟、定时和修改…
具有多种功能的电子钟：闹钟，报时和修改，定时闹钟，报时时间，带闹钟，报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.

2022-03-12 23:49:24下载

积分：1
test_vhdl
vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)

2009-01-09 18:25:34下载

积分：1
source
I2C MASTER DESIGNED by Verilog

2020-06-18 23:40:02下载

积分：1
sm4_Verilog
sm4 VERILOG 代码实现及其在无线网络3G中的应用(sm4 VERILOG)

2020-08-11 20:58:27下载

积分：1
一篇比较好的spi接口的vhdl实现的参考
一篇比较好的spi接口的vhdl实现的参考-A relatively good spi interface realize VHDL reference

2023-05-08 20:50:03下载

积分：1
99记数VHDL的源程序,综合实验指导书上的,可以用的大家下载哦...
0-99记数VHDL的源程序,综合实验指导书上的,可以用的大家下载哦 -0-99 notation VHDL source, comprehensive guide book on the experiment can be used by everyone to download Oh

2022-03-28 11:04:09下载

积分：1
table-for-sin-functionof-
DDS中的正余弦生成，初始相位相差90度，可自行改变输出频率(Cosine generation of DDS, the initial phase difference of 90 degrees, the output frequency can be changed on their own)

2013-12-17 22:09:56下载

积分：1
altera_reed_solomon_design
altera 的reed solomn 设计(reed solomn design from altera)

2009-06-14 15:39:32下载

积分：1
FPGAPDSCDMA
上海交大关于基于FPGA的DSCDMA的实现的毕业设计(Shanghai Jiaotong University based the FPGA DSCDMA, achieve graduation design)

2013-02-10 14:31:46下载

积分：1

696516资源总数
106415会员总数
3今日下载

用Verilog编写的USB下载线程序实现USB协议和JTAG…

0 个回复

热门标签

热门下载