登录
首页 » VHDL » 用Verilog编写的USB下载线程序实现USB协议和JTAG…

用Verilog编写的USB下载线程序实现USB协议和JTAG…

于 2022-01-22 发布 文件大小:1.50 MB
0 100
下载积分: 2 下载次数: 1

代码说明:

用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这个信息有100个实例,是一个很好的学习参考。对于那些水
    本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
    2022-01-23 10:02:48下载
    积分:1
  • An SRAM of the source program, it is the SRAM 256kbx16bit
    一个sram的源码程序,它是256kbx16bit的sram-An SRAM of the source program, it is the SRAM 256kbx16bit
    2022-05-27 20:08:48下载
    积分:1
  • VGA_yanse
    用fpga实现VGA16色真彩的图片显示,且在AX301实验板上已经调试过(VGA16 achieve true color with fpga pictures show, and in the AX301 has been tuned breadboard)
    2021-02-05 17:59:57下载
    积分:1
  • 硬件描述语言,verilog HDL,实现了解码器的设计
    硬件描述语言,verilog HDL,实现了解码器的设计-hardware description language, verilog HDL, the decoding of Design
    2022-06-03 04:23:49下载
    积分:1
  • DCM
    fpga DCM使用教程 好几个文档 帮助您一次学会使用DCM(fpga the DCM using the tutorial a few documents to help you first learn to use the DCM)
    2012-04-23 16:59:20下载
    积分:1
  • ahb_sramc_svtb
    ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
    2021-05-14 14:30:02下载
    积分:1
  • newViterbi217
    基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)
    2020-06-29 08:40:01下载
    积分:1
  • pe1lca
    vhdl code for programming
    2012-11-22 21:37:52下载
    积分:1
  • aurora_IP
    Aurora协议是一款高带宽、低成本、可扩展、框架简洁、适合点对点串行数据传输的协议。(Aurora protocol is a high-bandwidth, low-cost, scalable, simple framework for point to point serial data transfer protocol.)
    2017-03-10 17:16:22下载
    积分:1
  • RS232RefComp
    本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
    2022-05-13 15:17:28下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载