-
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.
- 2022-03-01 20:04:47下载
- 积分：1
-
Digital-System
A complete VHDL source code to 5-storey elevator
- 2014-09-05 11:24:26下载
- 积分：1
-
基于FPGA的交通控制器
设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器： 1) 主、支干道各设有3个方向的绿、黄、红指示灯（左转、直行和右转），每个行驶方向均配有时间显示数码管；2) 主干道处于常允许通行状态，而支干道有车来才允许通行（由外部信号通知）。3) 当主、支道均有车时，两者交替允许通行，主干道每次放行90s，支干道每次放行60s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s黄灯作为过渡，并进行减计时显示。
- 2022-02-26 08:00:04下载
- 积分：1
-
这是我用vhdl语言，在fpga内部做了一个双口ram的程序。我的邮箱：wleechina@163.com...
这是我用vhdl语言，在fpga内部做了一个双口ram的程序。我的邮箱：wleechina@163.com-This is the language I used vhdl in fpga done an internal dual-port ram procedures. My mail : wleechina@163.com
- 2022-05-06 16:15:30下载
- 积分：1
-
The design of digital self
数字平律己的设计非常实用 黄永显示早设计大方ijasd-The design of digital self-Ping Wong Wing-show as early as practical design Dafang ijasd
- 2022-08-10 00:17:42下载
- 积分：1
-
PCI_PIO
不足20元的PCI设计，含ABEL源代码。(PCI design less than 20Yuan ,including ABEL code)
- 2005-08-28 02:44:26下载
- 积分：1
-
Several common multiplier Verilog, VHDL code
几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
- 2022-03-12 09:47:07下载
- 积分：1
-
test
简单的232-485通信程序！主要是串口跟485之间的通信，起到发送接收然后再另一边显示的功能！(Simple 232-485 communication program!)
- 2012-09-26 19:54:40下载
- 积分：1
-
Lpfilter_20190503
说明： 环路滤波器是通信信号调制解调中最重要的一个部分，环路滤波器设计的好坏将直接影响到接收机的性能指标，二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源，是现代通信中非常实用的技术，本文中详细编写了单载波信号产生模块、信道噪声模块、数字正交下变频模块、鉴频鉴相模块、环路滤波器模块，并包含了完整的testbench模块，对于初学者非常有用。(Loop filter is the most important part of communication signal modulation and demodulation. The design of loop filter will directly affect the performance index of receiver. The second-order frequency locking assisted third-order phase-locked loop filter can stably track the signal source with acceleration speed, which is a very practical technology in modern communication. In this paper, the single carrier signal generation module and channel noise are written in detail Sound module, digital orthogonal down conversion module, frequency and phase detection module, loop filter module, and contains a complete testbench module, which is very useful for beginners.)
- 2020-11-11 01:27:25下载
- 积分：1
-
maxplus2为开发环境 vhdl编写的自由 计数器 程序
maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures
- 2022-10-02 01:40:03下载
- 积分：1
