网站首页

分别用分频比交错法及累加器分频法完成非整数分频器设计。...

于 2022-01-25 发布文件大小:28.32 kB

 0  56

下载积分: 2 下载次数: 1

我要下载

代码说明：

分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

stap_steering
这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)

2015-07-21 00:59:39下载

积分：1
8aqm-string-and-convert-vhdl-program
8aqm调制串并转（1:3）换部分vhdl程序(8aqm string and convert vhdl program)

2011-01-20 18:31:26下载

积分：1
Xilinx_AXI
说明： AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream

2020-04-21 01:18:30下载

积分：1
HDLC协议
HDLC协议的FPGA实现，运用了VHDL语言，主要就是解封帧HDCL，平切添加了外部接口

2022-07-15 03:35:09下载

积分：1
用状态机实现一序列检测器，即检测到串行码{1110010}后，检测器输出1，否则输出0；...
用状态机实现一序列检测器，即检测到串行码{1110010}后，检测器输出1，否则输出0； -State machine used to achieve one sequence detector, which detects the serial code (1110010), the detector output 1, otherwise output 0

2022-02-05 19:06:27下载

积分：1
USB_Serial1
实现basys3板子的串口通信，内容非常纤细，还带有数码管显示(Realization of serial communication of basys3 board)

2021-03-26 17:19:13下载

积分：1
8b10b
8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)

2021-01-27 09:48:41下载

积分：1
Input_filter
Module for filtering input digital signal

2015-03-05 16:53:07下载

积分：1
EP3C16_Nios_MMA7455
实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )

2013-01-29 13:22:50下载

积分：1
玩转LVDS_USB
说明： verilog 版本，Xilinx玩转USB3.0，LVDS接口(verilog version,Xilinxplay with USB3.0,LVDS)

2021-01-01 16:01:57下载

积分：1

696522资源总数
104049会员总数
30今日下载

分别用分频比交错法及累加器分频法完成非整数分频器设计。...

0 个回复

热门标签

热门下载