登录
首页 » Verilog » LDPC编译码

LDPC编译码

于 2022-01-26 发布 文件大小:4.03 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

LDPC编译码,最新一代纠错码技术,自带校验矩阵,数据程序内带测试数据

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EPM570
    非常好的EPM570(CPLD)学习程序源码,适合初学者,能让其快速入门(Very good EPM570 (CPLD) learning program source code, suitable for beginners, allowing its Quick Start)
    2013-09-11 10:18:59下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • debounce
    FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • 时钟液晶 DE2 系列
    编辑销计划以使其更适合您的 DE2 系列主板。这是一个时钟/计时器,它使用 DE2 液晶显示当前时间。一个基于 vhdl 语言的状态机用于与液晶显示控制器进行通信。Key2 按钮重置时间。所有的 VHDL 源代码是包括在内的。
    2023-02-28 09:45:03下载
    积分:1
  • 使用 fifo 来交换不同的时钟
    这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。
    2022-02-04 13:36:02下载
    积分:1
  • my_or
    verilog 或门程序 初学者必备。。。。。。。。。。。。(verilog )
    2009-05-26 16:07:42下载
    积分:1
  • 数字频率合成原理
    就是生成原始波形数据,设计Verilog代码,把数据加载到初始ram中,再调用数据进行仿真,仿真实现波形还原,和进行合成之类。
    2022-09-27 09:25:08下载
    积分:1
  • DDR2 SDRAM CONTROLER
    DDR2 SDRAM在opencore上download的!!!!!!!!!!!!!!!
    2022-03-01 23:29:33下载
    积分:1
  • FPGA_MVB
    此论文想详细阐明了用FPGA做硬件处理,集成SOPC功能实现MVB通讯协议的解决方案,可以运行在alter fpga上面。(This paper expounds in detail the processing to do with FPGA hardware, integrated solutions for SOPC function of the realization of MVB communication protocol, can run in alter FPGA above.)
    2021-01-03 17:58:56下载
    积分:1
  • Verilog经典教程-夏宇闻
    硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)
    2018-08-07 16:43:11下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载