登录
首页 » Verilog » LDPC编译码

LDPC编译码

于 2022-01-26 发布 文件大小:4.03 kB
0 131
下载积分: 2 下载次数: 1

代码说明:

LDPC编译码,最新一代纠错码技术,自带校验矩阵,数据程序内带测试数据

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • axi_lite_user
    axi_lite_user官方样例,精简功能,适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
    2017-07-24 16:43:22下载
    积分:1
  • Actel的core8051
    Actel的core8051,周立功在做,免费版没有片上调试功能、无跟踪寄存器、无硬件触发器,代码不可见
    2022-03-21 13:55:23下载
    积分:1
  • mips 程序
    MIPS 处理器程序,出自于《CMOS VLSI Design and Systems Perspective》书中。可以实现LB、SB、RTYPE、BEQ、J指令,仿真测试可以用。
    2022-01-26 00:53:13下载
    积分:1
  • OFDM_TX_CR802.11-master
    OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
    2018-11-15 17:03:03下载
    积分:1
  • DAC verilog 的 Termometric 代码
    Termometric 代码 DAC 的 14 位到 76 位 Verilog 语言。源 decoder.v 和 decoderTB.v
    2022-05-05 14:49:09下载
    积分:1
  • HB1
    半带滤波器,用于sigma-delta DAC中的设计(Half-band filter for sigma-delta DAC design)
    2020-12-23 10:29:06下载
    积分:1
  • 5位计数器
    应用背景计数器是一个连续的电路,计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲,所以状态100将达到101,下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。
    2022-03-15 12:52:08下载
    积分:1
  • DAC1220
    高精度直流信号源,DAC1220,20位分辨率,双极性输出(High-precision DC source, DAC1220,20 bit resolution, bipolar output)
    2021-02-28 16:29:35下载
    积分:1
  • Noc
    说明:  credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载