-
单通道视频HDMI显示
本实验将TW2867第一通道输出解复用以后进行BT.656格式的解析，然后将奇偶场合并为一帧存入DDR2，读取的时候使用双线
性插值算法，将原始的720 x576的分辨率放大到800x600，然后在HDMI口输出。
- 2022-08-04 03:02:18下载
- 积分：1
-
eeprom
I2C EEPROM 存取源碼, 通用ATMEL(I2C EEPROM read/write)
- 2012-09-19 19:59:12下载
- 积分：1
-
DDR2_16bit
说明： ddr2原理图设计，原厂电路图设计，很好很强大 16bit(ddr2 schematic design, the original schematic design, a very powerful 16bit)
- 2011-02-24 11:07:35下载
- 积分：1
-
GPIO的RTL代码
资源描述通用输入/输出（GPIO） ；在 通用集成电路引脚； ；其行为包括无论是输入或输出引脚可由用户在运行时间 。GPIO引脚没有预定的目的，而去使用默认的。其思想是，有时一个系统集成商，建立一个完整的系统可能需要一把额外的数字控制线，并有这些可从一个芯片，避免了安排额外的电路，以提供他们。例如， ；realtekalc260芯片（音频编解码器）有8个GPIO引脚，从而去使用默认的。一些系统集成商（宏碁公司 ；笔记本电脑）使用第一个GPIO（GPIO0）在打开的alc260 ；放大器 ；用于笔记本电脑的内置扬声器和耳机插孔外 。
- 2022-09-07 07:35:03下载
- 积分：1
-
tb_modular
说明： Matlab to hdl code for Least_square testbench
- 2020-06-17 12:20:02下载
- 积分：1
-
Continuous_delay_control_Farrow
说明： matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
- 2019-06-14 09:10:59下载
- 积分：1
-
吠陀2x2
模块vedic_2_x_2（A，B，C ；）；
- 2022-05-14 14:46:13下载
- 积分：1
-
IQ解调器
我在这方面没有经验verilog.now公司我在做iq解调器项目。所以请提供解调器的verilog代码项目.iq解调器项目包括射频数据、混频器、低通滤波器、同相分量I、正交分量Q。
- 2022-03-24 01:05:53下载
- 积分：1
-
spi的验证ip
用SystemVerilog写spi通信模块的验证ip结构简洁，容易上手可以作为spi设计中的验证之用
- 2022-02-14 06:19:44下载
- 积分：1
-
Carry look ahead adder with saturating arithmetic
用Verilog实现的16位进位先行加法器。实现了饱和算法。
- 2023-01-16 01:15:03下载
- 积分：1
