登录
首页 » VHDL » 关于vhdl的一些例子

关于vhdl的一些例子

于 2022-01-28 发布 文件大小:339.59 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

关于vhdl的一些例子-on some of the examples of VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 很好很强大!重要的入门书籍,非常经典!不可多得!
    很好很强大!重要的入门书籍,非常经典!不可多得!-Very good very powerful! Important entry-books, very classic! Rare!
    2022-04-19 12:08:29下载
    积分:1
  • pll
    说明:  fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • SDRAM控制器设计代码
    SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。
    2022-03-21 02:39:52下载
    积分:1
  • seven-voting
    用verilog 语言实现七人投票表决器(verilog seven voting)
    2020-09-24 10:57:48下载
    积分:1
  • sobel-with-verilog-language
    用verilog实现sobel边缘检测算法(sobel edge detection with verilog language)
    2020-07-12 19:38:53下载
    积分:1
  • vhdl数据通路
    用于实现fpag-cpu的数据通路源代码。用vhdl编写,包括内存,寄存器组,和alu(简陋的alu,仅包含加法器)三大部分通过手动微指令输入信号,可以往内存写入数据,并加载到寄存器组中,通过alu产生结果,结果保存在一个锁存器中,可以把结果写回寄存器组或者内存。本人在quartus下编写仿真通过。附件中未给出相关工程文件。
    2023-03-31 14:35:04下载
    积分:1
  • LDPC_FPGA
    LDPC码的FPGA实现,大家相互学习下。。(the code of LDPC implementation by FPGA)
    2020-11-29 16:59:28下载
    积分:1
  • LM
    说明:  用于生成adams或recurdyn所需的路面不平度,用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)
    2013-10-15 17:38:48下载
    积分:1
  • IEEE Standard for Verilog 2005
    IEEE Standard for Verilog 2005
    2017-06-05 13:53:12下载
    积分:1
  • 1.rar
    此为数字逻辑书上的答案,应该很多同学都需要吧,关于数字逻辑(This is the answer books, digital logic, it should be a lot of students need it, on the digital logic)
    2009-09-17 13:16:19下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载