-
vhdl_course_tw_CIC
台湾IC中心VHDL讲义，内容详细，适合IC前端设计参考(Taiwan s IC Center VHDL handouts, detailed reference design for front-end IC)
- 2011-01-10 19:06:38下载
- 积分：1
-
基于FPGA的键盘程序代码，可用单片机控制
基于FPGA的键盘程序代码，可用单片机控制-FPGA-based keyboard program code can be used SCM control
- 2023-04-22 05:40:04下载
- 积分：1
-
sph-original-codes
SPH的原始代码，希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
- 2020-10-22 10:27:23下载
- 积分：1
-
test_vhdl
vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
- 2009-01-09 18:25:34下载
- 积分：1
-
DDS_BPSK
基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)
- 2017-04-28 11:44:46下载
- 积分：1
-
include UART port of VERILOG source, the program tested in FPGA, as chip design,...
包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
- 2022-06-01 13:44:15下载
- 积分：1
-
扰码器Verilog
实现扰码的功能，主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)
- 2020-10-17 17:27:27下载
- 积分：1
-
红绿灯路口
执行摘要 Atraffic交点上模拟所述DE1板，使用的是按下按钮，KEY0，对于行人想要交叉，开关SW0，以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority，绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态，并且3个红色和3green的LED，以及三个7段显示器，用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮，KEY0，可以usedto停止所有流量，让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点（绿色和红色），oneOf的两个街道有优先于其他。对于高优先级的街道上，交通信号将始终保持绿色，直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮，人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换，SW0，模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK（绿色）信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键，KEY1，重置thecircuit，在该7段显示器被设置为默认值（5,9，和4）和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值（5,9和4），并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时，高优先街道HEX2将计数下降到零，并且行人或lowpriority街道倒计时从4和9秒。
- 2022-02-06 04:25:56下载
- 积分：1
-
frequency divider
说明： FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)
- 2019-04-27 23:35:12下载
- 积分：1
-
HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍AHDL的入门培训资料。...
HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍AHDL的入门培训资料。-HLD development language ADHL introduction. ADHL is ALTERA developed hardware description language, but also a more popular development tools. AHDL is the introduction of induction training information.
- 2022-01-28 15:27:10下载
- 积分：1
