网站首页

使用vhdl实现的1024点的FFT算法

于 2022-01-30 发布文件大小:4.51 kB

 0  92

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用vhdl实现的1024点的FFT算法-Using vhdl implementation of the 1024-point FFT algorithm

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于VHDL的rsc（7,5）递归卷积编码器
rsc递归卷积编码器是turbo码的分量编码器，递归相对于普通的卷积码多了一个反馈，拥有更好地重量谱分布和更加的误码率特性，且码率越高，信噪比越低其优势越明显。利用D触发器组成的rsc生成器，逻辑思维简单，里面包含有测试波形以及测试的结果

2022-06-28 16:38:10下载

积分：1
forwarding
浙江大学体系结构实验课代码，5级流水线实现旁路和停顿(5-stage pipeline to achieve realization of the bypass pipeline bypass pause 5 pause)

2020-09-26 12:07:46下载

积分：1
vhdl的基础性的介绍，对初学者大有用处
vhdl的基础性的介绍，对初学者大有用处-vhdl basic introduction

2022-05-20 01:22:09下载

积分：1
这是一个FIR低通滤波器，以
一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.

2022-04-29 09:43:31下载

积分：1
由VHDL 语言实现的数控分频利用的是QUARTUES环境已经得到验证...
由VHDL 语言实现的数控分频利用的是QUARTUES环境已经得到验证-By the NC VHDL language is the use of sub-frequency QUARTUES environment has been tested

2023-01-20 00:20:04下载

积分：1
CNT60
六十进制计数器，显示0到60.可以用数码管显示。(Six decimal counter 0-60 can use the digital display.)

2012-10-17 19:32:56下载

积分：1
对行为模型的全加器的VHDL代码
工具；

2022-04-18 04:42:27下载

积分：1
DS28E01
用verilog语言实现加密芯片DS28E01的调用操作命令。(Using Verilog language to achieve the encryption chip DS28E01 call operation commands.)

2021-03-17 09:49:21下载

积分：1
2022-03-20 01:15:24下载

积分：1
Divider
除法器-Divider

2022-03-22 14:47:05下载

积分：1

696518资源总数
105562会员总数
1今日下载

使用vhdl实现的1024点的FFT算法

0 个回复

热门标签

热门下载