登录
首页 » VHDL » 本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块...

本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块...

于 2022-05-08 发布 文件大小:263.09 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块-This procedure is a VHDL language electronic code lock function, the entire system is divided into three modules, one for the control module, two for the keyboard display module, three modules for the treatment

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Center
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。(a vhdl-program use Xilinx3S400)
    2009-04-12 22:09:45下载
    积分:1
  • vhdl 实现的 nand 闪存
    这一计划表明它是如何在如此逻辑门是门NAND,什么它NAND它是结合两个闸门之一,并没有。
    2023-01-21 23:35:04下载
    积分:1
  • 实现大型LED屏显示的CPLD程序,对FPGA学习很有帮助
    实现大型LED屏显示的CPLD程序,对FPGA学习很有帮助-To achieve large-scale LED screen display of the CPLD program, very helpful for learning FPGA
    2022-12-04 07:00:04下载
    积分:1
  • 组合下载器SCH-3-RENEW
    有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
    2019-02-28 17:27:16下载
    积分:1
  • zhitouzi
    原创。掷骰子游戏,VHDL,quartus,北京邮电大学数电实验,实现随机掷骰子游戏,在数码管显示点数,点阵显示输赢,有开机动画以及开机音乐,可实现多人游戏等(games, VHDL, quartus,experiments of BUPT, pure originality,random game, in the digital display dots, dot matrix display winning or losing, there are boot animation and boot music, multiplayer gaming can be achieved)
    2020-12-24 20:49:04下载
    积分:1
  • VHDL design language based on 8
    基于VHDL语言的设计8位CISC微处理器实例-VHDL design language based on 8-bit CISC microprocessor examples
    2023-06-06 01:10:04下载
    积分:1
  • std_ovl_v2p7_Feb2013
    目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL刚Verilog,最近在做AXI协议验证的时候用到,分享下(The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.)
    2021-04-28 21:38:43下载
    积分:1
  • 2022-03-20 01:15:24下载
    积分:1
  • 本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器
    本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller
    2022-08-13 12:10:03下载
    积分:1
  • 2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES...
    2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-2-way video PDH" s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
    2022-07-17 15:40:45下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载