网站首页

xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)

于 2022-02-03 发布文件大小:615.54 kB

 0  145

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sopc_test
在altera公司FPGA上自己构建了一个最简单的niosii sopc系统(Altera FPGA company on its own to build a simple system niosii sopc)

2014-04-30 10:24:55下载

积分：1
Subway_VHDL
模拟地铁自动售票机选票、付款、取票、找零等功能，包含软件仿真和硬件响应，可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)

2016-03-14 10:44:14下载

积分：1
huffman
huffman transform in vhdl language

2013-08-26 13:17:15下载

积分：1
Reed-Solomon-RS-ENCODE-DECODE
支持GF(2^n)域的rs编解码，可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)

2020-12-31 09:48:58下载

积分：1
用VHDL的玛摩尼的ASIC设计
ASIC Design using VHDL by Shyam Mani

2022-02-21 17:12:20下载

积分：1
扰码器的verilog实现,参考802.11a相关标准
扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation

2022-03-13 09:09:35下载

积分：1
vga接口的工程实现，基于altera环境，需要的可以
vga接口的工程实现，基于altera环境，需要的可以-vga interface engineering implementation, based on altera environment, need to take a look at

2023-04-22 21:05:04下载

积分：1
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES...
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES

2022-08-08 19:22:01下载

积分：1
lab12_design_files
des code source vhdl sur fpga

2016-03-29 08:09:05下载

积分：1
TimeGen3
能够绘制数字电路的时序图，是fpga工程师时序设计和分析的神器(for digital circuit timming design and analysis)

2017-12-27 19:34:23下载

积分：1

696516资源总数
106415会员总数
3今日下载

VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)

0 个回复

热门标签

热门下载