登录
首页 » VHDL » VERILOG HDL 实际工控项目源码 开发工具 altera quartus2

VERILOG HDL 实际工控项目源码 开发工具 altera quartus2

于 2022-02-07 发布 文件大小:1.17 MB
0 40
下载积分: 2 下载次数: 1

代码说明:

VERILOG HDL 实际工控项目源码 开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EnDat
    ENDAT 协议说明,包括时序等详细的说明,(endat Encoder characteristics)
    2021-05-12 22:30:02下载
    积分:1
  • FPGA驱动VGA接口显示字符
    FPGA驱动VGA接口显示字符 -FPGA-driven interface VGA display characters
    2022-08-21 10:55:12下载
    积分:1
  • GFP
    这是一个EOS项目中的GFP成帧结构,能够容错,可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)
    2009-03-26 10:58:49下载
    积分:1
  • FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera
    FPGA实现的LCD接口,VHDL编程,FPGA芯片为ALtera公司的EP2c35-FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera
    2022-09-14 14:30:09下载
    积分:1
  • Риторика_Зачетная работа
    说明:  access must be conf urr arr
    2019-05-29 20:23:53下载
    积分:1
  • 1
    说明:  VGA图像显示,可实现图片和实现移动功能(VGA image display, enabling images and moving functions to achieve)
    2014-07-03 11:17:12下载
    积分:1
  • ComChange-12061629
    说明:  并行读写14路串口数据,数据被写入FIFO,在收到读写信号后,SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)
    2019-03-13 01:38:44下载
    积分:1
  • vhdl,无进位同步计数器,完成6进制加,输出6进制序列数
    vhdl,无进位同步计数器,完成6进制加,输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
    2022-09-12 08:25:03下载
    积分:1
  • RS485verilog
    这是用Verilog写的RS485通信程序,可以使用,希望大家能够互相交流,(This is a Verilog writing RS485 communication program, can be used, I hope we can communicate with each other,)
    2021-04-01 15:59:08下载
    积分:1
  • multiplier
    32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier )
    2012-03-26 11:55:39下载
    积分:1
  • 696524资源总数
  • 103930会员总数
  • 47今日下载