网站首页

MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构

于 2022-02-07 发布文件大小:49.55 kB

 0  80

下载积分: 2 下载次数: 1

我要下载

代码说明：

MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构-ModelSim simulation developed CPU, using VHDL language description of the structure of the use of cumulative

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Construction-and-Experimental-Evaluations-of-User
Construction and Experimental Evaluations of User-Centered Power

2011-11-29 08:35:34下载

积分：1
tdma_code
tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)

2013-09-03 21:52:51下载

积分：1
verilog_show10
基于VHDL编写的10进制显示输出，基于16进制的10进制控制，适合初学者(VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners)

2011-11-21 14:29:56下载

积分：1
mypro_synfifo
基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)

2020-09-22 01:27:56下载

积分：1
test-ram
design ram v8051 for project

2013-07-08 23:24:20下载

积分：1
数字点阵赛车
数字电路点阵赛车，分为开始前5秒倒计时，59秒计时，赛车显示，赛道显示，失败提示，成功提示，移动控制以及总控制等8个模块。实现由3个开关控制点阵赛车在设置好的赛道中前进或左右移动。

2022-04-10 09:21:03下载

积分：1
JIAOTONGDENG
用VERILOG实现交通灯控制，且运行正确，希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)

2014-01-05 20:38:03下载

积分：1
FIR_poroje
this project is about FIR FIlter By VHdl codes in the ISE.

2013-09-29 19:25:16下载

积分：1
1
说明：基于FPGA的USB接口设计，实现了USB与FPGA的通信(USB interface to FPGA-based design, implementation of the USB communication with the FPGA)

2011-02-21 15:50:27下载

积分：1
DE2_115_Synthesizer
FPGA implementation of simple Multi-tone Electronic Keyboard using DE2-115 board with a PS/2 keyboard and speaker

2013-08-20 19:48:32下载

积分：1

696518资源总数
105547会员总数
4今日下载

MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构

0 个回复

热门标签

热门下载