网站首页

实现BCD码的加法，用VHDL实现，是书籍上配套的

于 2022-02-10 发布文件大小:110.41 kB

 0  165

下载积分: 2 下载次数: 1

我要下载

代码说明：

实现BCD码的加法，用VHDL实现，是书籍上配套的-BCD ADDER，Using VHDL

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL实现交通灯
VHDL实现交通灯-VHDL traffic lights

2022-04-07 20:09:13下载

积分：1
LCD的Spartan3E FPGA VI
LCD SpartaN3E fpga vi

2022-01-29 03:37:34下载

积分：1
方形伺服电机 vhdl
PROGRAMM有助于使40厘米见方与FPGA机器人改变board.The运动遵循顺时针旋转。此外，惯性中心的旋转过程中保持不动。

2022-02-14 00:56:00下载

积分：1
ex4
statemachine project for my school

2011-12-02 21:07:27下载

积分：1
JSFP
奇数分频-此程序对输入频率sysclk有奇数（X）分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)

2011-08-01 12:37:42下载

积分：1
elc_clock
verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)

2008-12-10 16:06:48下载

积分：1
基于 FPGA 的乒乓游戏
该项目实现了在Altera FPGA中的乒乓球比赛。游戏控制器是建立在FPGA中。玩家使用它连接到FPGA开发板玩的游戏键盘。本场比赛显示VGA屏幕上。所有部件，如键盘，VGA屏幕是由控制装置控制。

2022-03-28 19:03:27下载

积分：1
VHDL language used to achieve 8
用VHDL语言实现8-3线编码器，16-4线编码器-VHDL language used to achieve 8-3 line encoder ,16-4-wire encoder

2023-08-20 10:35:02下载

积分：1
bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
32bits FIFO with synchronizer. pass the synthesis using Synopsys tools-bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools

2023-01-08 07:50:03下载

积分：1
chengxu_jieshou
nrf24l01发送代码，verilog实现NRF24L01通信(NRF24L01 send code, Verilog to achieve NRF24L01 communication)

2017-08-09 19:04:16下载

积分：1

696518资源总数
106164会员总数
18今日下载

实现BCD码的加法，用VHDL实现，是书籍上配套的

0 个回复

热门标签

热门下载