-
Documentation Of Digital Electronic Systems With VHDL from US DOD.
Documentation Of Digital Electronic Systems With VHDL from US DOD.
- 2022-05-09 12:50:24下载
- 积分：1
-
VisonFly-D4100-SDK
DLP Discovery 4100
数字微镜(DMD)空间光开关光调制器开发系统
1.全面兼容德州仪器TI DLP D4100 开发系统. 能够支持1920X1080 DMD(DMD微镜为10.6微米,本征分辨率为1920X1080)
数字微镜(DMD)空间光开关光调制器开发系统
2. 1024 X 768 的DMD(4:3)有两种微镜结构，一种是13.68 微米，
对角线长度为0.7 英寸；另一种是10.8 微米的，对角线长度为0.55
英寸；我们系统都能支持所有主流分辨率DMD
3. 支持USB2.0 高速度传输图片和控制信号
4. 开放式控制软件基于Windows XP 全速度USB驱动,在Visual
Basic 下编制,开发式接口, 易于高精度光学科研实验
5. 提供丰富的Windows XP 的USB 控制程序和API 开发系统
6. 支持XGA, 1080p 和1920x1200 分辨率单个微镜精确控制
7. 开放式FPGA 架构, 提供示例FPGA 的二次开发选择和客户
定制功能
8. 高速二进和任意灰度制图片显示 输入输出系统触发,支持通
用客户顶GPIO 口设置.
9. 我们能为客户提供全程独特定做和设计服务.
应用:
结构光投影,激光全息,无掩模光刻,高光谱成像,激光光束校形,
3D 测量和3D 打印机技术, 光谱分析.
Jefferson_zhao@163.com(DLP DMD Discovery 4100)
- 2014-01-20 16:07:15下载
- 积分：1
-
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0...
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可
通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使
用的电路，并在 ModelSim 上进行验证。 -This article describes the use of examples in the FPGA/CPLD prescaler to use VHDL to design, including the even-numbered sub-frequency, non-50 duty cycle and 50 duty cycle of the odd-numbered sub-frequency, semi-integer (N+ 0.5) sub-frequency, fractional-N, as well as scores of sub-band frequency points. All can realize through the Synplify Pro or FPGA manufacturers integrated synthesizer to form a circuit can be used and verified in the ModelSim on.
- 2022-08-24 20:51:04下载
- 积分：1
-
fft in dspbuilder under VHDL source code and test incentives document matl ab mo...
fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
- 2022-03-14 15:52:36下载
- 积分：1
-
-------
---- WISHBONE Wishbone_BFM IP Core----
--------
---- This file is par
---- ----
---- WISHBONE Wishbone_BFM IP Core ----
---- ----
---- This file is part of the Wishbone_BFM project ----
---- http://www.opencores.org/cores/Wishbone_BFM/ ----
---- ----
---- Description ----
---- Implementation of Wishbone_BFM IP core according to ----
---- Wishbone_BFM IP core specification document.---------
---- WISHBONE Wishbone_BFM IP Core----
--------
---- This file is part of the Wishbone_BFM project----
---- http://www.opencores.org/cores/Wishbone_BFM/----
--------
---- Description----
---- Implementation of Wishbone_BFM IP core according to----
---- Wishbone_BFM IP core specification document.
- 2022-05-26 15:36:06下载
- 积分：1
-
音频信号分析仪的FPGA源码
音频信号先经过由运放和电阻组成的50Ohm阻抗匹配电路以满足输入阻抗50 Ohm的系统要求，这样方便信号功率的计算。为了保证所处理的信号被不失真的采样，信号还要通过截止频率为10Khz的抗混叠低通滤波器。最后为了AD能正确的采样，信号还要通过信号抬高电路。
经过12位A/D转换芯片MAX144转换后的数字信号经由基于FPGA的NIOSII处理器进行FFT变换和处理，分析各个频率点的功率值，并将这些值显示在LCD上。
该源代码就是fft变换的源代码
- 2023-07-28 02:35:05下载
- 积分：1
-
Quartus
QuartusII多路选择器,数字电路环境，大三EDA技术实验(Quartus,chosen conductos in matheathics field)
- 2012-10-30 16:26:11下载
- 积分：1
-
CAN
说明： ZYNQ中 PS 端 CAN接口的基本使用方法，并通过 CAN接口实现与 PC 端 CA N调试软件之间的数据接收和发送(The basic use method of PS end can interface in zynq, and the data receiving and sending with PC end can debugging software through can interface)
- 2020-04-03 16:41:52下载
- 积分：1
-
pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
- 2013-12-24 21:46:21下载
- 积分：1
-
beipin_test
实现任意倍数的倍频,帮助大家解决VHDL倍频问题,(The realization of arbitrary multiples of the octave, octave VHDL help people solve problems,)
- 2021-03-24 17:19:14下载
- 积分：1
