-
piso_beha_tb
parllel toserial out test bench
- 2015-02-08 00:28:32下载
- 积分：1
-
Baseband_line_code
基于VHDL语言的基带线路码产生电路设计（毕业论文），内涵完整的源代码(Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code)
- 2010-07-03 22:38:09下载
- 积分：1
-
RISC-V-Reader-Chinese-v2p1
说明： RISC-V 芯片设计规范,很有参考价值，开源芯片设计必备参考资料，希望对大家有帮助。(The RISC-V Foundation is chartered to standardize and promote the open RISC-V instruction set architecture)
- 2020-07-01 23:00:02下载
- 积分：1
-
DDS 基于FPGA的任意波形信号发生器
基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节，输出方波、正弦波、锯齿波(Arbitrary waveform generator based on FPGA)
- 2017-05-22 15:54:24下载
- 积分：1
-
基于FPGA的八位RISC CPU的设计
基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....
- 2022-04-07 11:51:38下载
- 积分：1
-
lsb 基于可见和不可见数字水印
< 跨度 style="font-size:12.0pt;line-height:150%;font-family：""> 通过大量数字交换数据生成新的信息安全需求。用户期望的健壮的解决方案将确保法，还保证多媒体文件的真实性。此项目的图像水印算法 usingLeast 有效位 （LSB） 算法被用于信息/徽标中嵌入图像。设计过程进行 theXilinx ISE 设计套件 12.4 和硬件描述语言使用 isVHDL。模拟设计和波形在 Isim(M.81d) 模拟器中得到验证。一旦完成了设计过程，设计但在 Spartan3 FPGA 板。带水印的图像是在 goodvisual 的质量并具有好的 PSNR 值。同时可见并推行 invisiblewatermarking 计划。建议 schemehas 的有效性已表现出与实验结果的援助。Watermarkingis 更可靠、 更经济比软件编码的硬件实现。在空间域中最常见的简单 watermarkingtechnique 是通过操纵最不重要位 （lsb） 整体像素为单位）。要嵌入的水印放置在碱基图像的 LSB。空间域是不太复杂，没有变换使用，但 isn"trobust 数字式图像中的攻击，信息可以直接插入 imageinformation 的每一点或更繁忙地区的图像可以计算这样以中不那么明显的图像部分的 hidesuch 消息
- 2022-03-22 20:46:03下载
- 积分：1
-
clock
EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
)
- 2011-10-03 20:50:23下载
- 积分：1
-
xapp953
Two-Dimensional Rank Order Filter
Author: Gabor Szedo
- 2012-05-15 02:50:41下载
- 积分：1
-
tongbu
使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)
- 2020-11-11 12:39:44下载
- 积分：1
-
Verilog代码转换到AHB总线APB
verilog code for apb to ahb convert
- 2023-04-27 12:35:03下载
- 积分：1
