网站首页

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等...

于 2022-02-12 发布文件大小:3.14 MB

 0  141

下载积分: 2 下载次数: 2

我要下载

代码说明：

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions include: time settings, time display, stopwatch, frequency, date setting, date display

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Design-Compiler-Reference
dc的应用规范，以及一些基础的操作指导，注意事项等(dc application specification, as well as some basic instructions, precautions, etc.)

2013-08-13 11:14:47下载

积分：1
vhdl
说明： vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)

2020-06-24 13:00:02下载

积分：1
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于 VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下： 1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文档资料的保存和广泛使用。(VHDL Basic Grammar Paper)

2020-06-20 14:20:01下载

积分：1
更多功能，有文件直接弄到MAX++里运行
更多功能，有文件直接弄到MAX++里运行-Verilog vhdl

2022-06-19 05:29:14下载

积分：1
带自适应波特率发生器UART实现，经过FPGA验证的！
带自适应波特率发生器UART实现，经过FPGA验证的！-UART baud rate generator with adaptive realization, after FPGA validation!

2023-01-21 06:20:04下载

积分：1
使用 fpga 斯巴达在 xilinx 的 SD 卡
它工作斯巴达。使用 xilinx ise 在斯巴达 6e 效果很好

2023-08-23 20:20:04下载

积分：1
Fpga开发应用，jtag方面的源代码，VHDL
Fpga开发应用，jtag方面的源代码，VHDL-Fpga development and application, jtag in the source code, VHDL

2022-04-10 02:08:59下载

积分：1
20181060261-李康_3
说明：秒表的实现，有暂停清零功能，Quartus II(Stopwatch realization, has the pause clear function)

2020-12-26 15:56:03下载

积分：1
ml50x_schematics
xilinx公司的virtex-5开发板原理图需要的可以下载看一下希望对你有帮助(xilinx company virtex-5 development board schematics can download look you want to help)

2012-09-12 08:49:31下载

积分：1
FPGA
FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)

2011-08-15 22:02:50下载

积分：1

696516资源总数
106415会员总数
3今日下载

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等...

0 个回复

热门标签

热门下载

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等...

0 个回复

热门标签

热门下载

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等...