登录
首页 » VHDL » vhdl 数字时钟设计

vhdl 数字时钟设计

于 2022-02-15 发布 文件大小:1.64 MB
0 80
下载积分: 2 下载次数: 1

代码说明:

资源描述 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 现在利用vhdl语言,通过原件例化语句,来编写一个数字时钟

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • This is the FPGA, a simple routine, LED keyboard display program, very time we s...
    这是FPGA的一个简单例程,LED键盘显示程序,非常时候大家入门学习-This is the FPGA, a simple routine, LED keyboard display program, very time we started to learn
    2022-06-18 21:18:24下载
    积分:1
  • add_noisem
    把指定的噪声叠加到信号上去.有标准噪声库NOISEX-92,其中带有白噪声、办公室噪声、工厂噪声、汽车噪声、坦克噪声等等,在信号处理中往往需要把库中的噪声叠加到信号中去,而噪声的采样频率与纯信号的采样频率往往不一致,需要采样频率的校准。 (The specified noise superimposed to the signal up. Standard noise library NOISEX-92, with white noise, office noise, factory noise, car noise, tank noise in the signal processing often requires noise to be superimposed in the library The signal to noise of the sampling frequency and pure signal sampling frequency is often inconsistent sampling frequency of calibration.)
    2012-08-10 14:18:33下载
    积分:1
  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • ALU_4bit
    4位ALU,有两个4位输入,4位输出实现逻辑运算和算术运算,逻辑与或非,加1,减1等等功能(4 ALU, logical and arithmetic operations)
    2012-11-18 18:04:59下载
    积分:1
  • FPGA simulation examples, Verilog coding, the process in detail, code easy to un...
    FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第三个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The third document
    2022-07-20 20:59:55下载
    积分:1
  • verilog编写的流水线模块
    verilog编写的流水线模块-Verilog modules prepared by the Pipeline
    2022-03-30 09:04:46下载
    积分:1
  • FPGA
    Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)
    2012-10-03 10:10:46下载
    积分:1
  • Verilog版的C51核(OC8051)
    Verilog版的C51核(OC8051)-Verilog version of the C51 core (OC8051)
    2022-04-30 06:36:25下载
    积分:1
  • Verilog HDL系列和转换的准备。我用电流输出类型。股份有限公司...
    Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。-Verilog HDL Series and the preparation of the conversion. I used iout types. Includes source and test papers. Modsim compiler used.
    2022-06-18 11:27:00下载
    积分:1
  • 测试74LS系列芯片功能是否正常
    可测试74LS00,74LS01,74LS02,74LS03等等芯片的功能是否正常。
    2022-07-16 01:45:40下载
    积分:1
  • 696518资源总数
  • 105554会员总数
  • 2今日下载