登录
首页 » Verilog » verilog 代码

verilog 代码

于 2022-02-13 发布 文件大小:5.12 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

下面的文件,包括各种RTL代码一样,全加器,defparam例如,还包括位运算符,逻辑运算符和多家运营商,半加器,复用器,多路复用器。这可能会帮助你理解的Verilog整个概念。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CAL
    基于BCD码的十进制ALU设计,可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
    2013-06-30 19:49:34下载
    积分:1
  • guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言
    电路在语言中建模与入席,保存和显示数据与一个重置按钮 7 分割。
    2023-05-29 17:30:03下载
    积分:1
  • smartWasher
    QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)
    2020-11-06 13:19:49下载
    积分:1
  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • (15-7-2)BCH
    Verilog HDL 语言编写的(15,7,2)BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)
    2020-10-29 11:19:57下载
    积分:1
  • ccd
    自己写的一个tcd1209d的时序驱动代码,是用verilog语言编写的,可以借鉴(Of write a tcd1209d of timing-driven code, Verilog language, can learn from)
    2021-04-08 09:39:00下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • 异步FIFO verilog源码及testbench
    异步FIFO,包括测试代码,可直接使用,测试时使能读写命令winc和rinc信号恒为1,测试其读写能力。
    2022-01-27 23:33:15下载
    积分:1
  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • ECHO_DE2
    Very good info. for RS-232 echo VHDL code .
    2008-05-31 00:41:53下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载