-
CPU-Verilog
简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
- 2020-06-23 19:40:01下载
- 积分：1
-
可编程逻辑器件实验
运用VHDL语言编写的检测1111的序列检测代码和加法器，运用verlog语言的交通灯，流水灯，出租车自动计费器等
- 2022-07-17 23:42:22下载
- 积分：1
-
VHDL2FSK
VHDL 2FSK调制解调器各部分的原理与代码(The principle and code of each part of the VHDL 2FSK modem)
- 2021-05-12 17:30:03下载
- 积分：1
-
7段数码显示译码器
7段数码显示译码器-seven of the digital display decoder
- 2022-01-26 04:02:10下载
- 积分：1
-
VHDL出租车计价器，包含所有代码及其仿真结果
VHDL出租车计价器，包含所有代码及其仿真结果-VHDL Taximeter that contains all the code and the simulation results
- 2022-01-22 03:30:46下载
- 积分：1
-
VMD642_CPLD
本例程位于 VMD642_CPLD目录中。
使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使
用 Verilog HDL书写，编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
- 2013-09-13 13:59:52下载
- 积分：1
-
LZ77_1
Package include hardware implementation of Lz77 algorithm
- 2021-04-26 10:38:45下载
- 积分：1
-
一个完整的
一种半加器的算法，是基于VHDL软件仿真。请大家下载参考！-A full-adder algorithm is based on the VHDL software emulation. Please download the reference!
- 2022-04-16 00:29:23下载
- 积分：1
-
Using VHDL realize the divider, so very, simulation adopted
用VHDL实现的除法器,非常好使,仿真通过了-Using VHDL realize the divider, so very, simulation adopted
- 2023-06-11 22:15:03下载
- 积分：1
-
电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求
电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求-Vhdl elevator design, six floors with switch doors, alarm, internal requests and external requests
- 2022-06-27 17:04:01下载
- 积分：1
