网站首页

四分频的程序，输出clkout0就是二分频，clkout1是四分频

于 2022-02-15 发布文件大小:2.38 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

四分频的程序，输出clkout0就是二分频，clkout1是四分频-Quarter-frequency process, the output clkout0 is two-way, clkout1-fourth the frequency

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Verilog写的 8 位超前进位加法器
Verilog写的 8 位超前进位加法器-Verilog write 8-bit CLA

2023-01-24 03:30:03下载

积分：1
PWM
采用STC89C52单片机的定时器以实现两路PWM波输出，占空比、频率可调(Microcontroller timer used to achieve STC89C52 two PWM wave output, duty cycle, frequency adjustable)

2021-04-24 10:08:47下载

积分：1
matlab程序
说明： OFDM信号的发送与接收，需要自取。时域图，模糊图，削峰。(Sending and receiving of OFDM signal)

2020-12-17 12:56:10下载

积分：1
medianfilter
图像滤波中的中值滤波，有效滤除椒盐噪声，使用verilog语言编写(Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language)

2011-10-13 17:08:48下载

积分：1
coreahblite代码
amba ahblite总线时序转并口时序，可访问sram/flash/mram，适用于smartfusion2系统，arm内核对外进行数据访问。

2023-08-27 04:00:03下载

积分：1
divider
用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)

2020-11-19 11:39:37下载

积分：1
Using dual
用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。-Using dual-port ram realize asynchronous fifo, the use of Gray code, avoiding the production of burr.

2022-03-15 17:48:50下载

积分：1
lab12_design_files
des code source vhdl sur fpga

2016-03-29 08:09:05下载

积分：1
spi_ad
FPGA与DAC芯片的SPI接口驱动，实现串行数据的传输。(Realizing the communication between FPGA and DA chip)

2017-06-23 12:38:22下载

积分：1
DongHo
design a clock using KIT DE1

2014-09-19 04:46:23下载

积分：1

696516资源总数
106459会员总数
0今日下载

四分频的程序，输出clkout0就是二分频，clkout1是四分频

0 个回复

热门标签

热门下载