网站首页

四分频的程序，输出clkout0就是二分频，clkout1是四分频

于 2022-02-15 发布文件大小:2.38 kB

 0  104

下载积分: 2 下载次数: 1

我要下载

代码说明：

四分频的程序，输出clkout0就是二分频，clkout1是四分频-Quarter-frequency process, the output clkout0 is two-way, clkout1-fourth the frequency

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

altera de2 开发板 vga lcd控制quatus 工程
altera de2 开发板 vga lcd控制quatus 工程-altera de2 board vga lcd control quatus works

2023-05-15 10:55:03下载

积分：1
vhdl,序列信号检测模块，此模块检测1110010，可改为任意序列，输出电位为1为检测出，否则为0...
vhdl,序列信号检测模块，此模块检测1110010，可改为任意序列，输出电位为1为检测出，否则为0-vhdl, sequence of signal detection module, this module testing 1.11001 million, can be changed to an arbitrary sequence, the output potential of an as detected, otherwise 0

2022-10-12 22:25:03下载

积分：1
FIRVerilogHDL
it is a fir filter program VerilogHDL.(it is a filter program VerilogHDL fir.)

2007-04-12 22:21:26下载

积分：1
Frecuencymeter
Frecuencymeter digital, clk frequency 10 MHZ, exhibition in 7 segments

2009-09-17 02:49:40下载

积分：1
DDR SDRAM控制器的VHDL代码
DDR SDRAM控制器的VHDL代码已经测试-DDR SDRAM controller VHDL code

2022-02-24 20:41:05下载

积分：1
电梯控制器程序设计与仿真的vhdl源代码
电梯控制器程序设计与仿真的vhdl源代码-Elevator controller design and simulation of vhdl source code

2022-04-08 14:05:19下载

积分：1
VHDL与Verilog的比较
VHDL与Verilog的比较-VHDL and Verilog comparison

2022-04-14 10:03:59下载

积分：1
用数码管显示时间的数字电子钟verilog编写
用VERILOG编写的数字电子钟，用数码管进行显示时间-VERILOG prepared with digital electronic clock with a nixie tube display time

2022-06-22 05:51:35下载

积分：1
half_adrrrrder
FPGA上的一个半加器实例程序，通过测试，可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)

2013-12-01 12:01:31下载

积分：1
SMII 到 MII 转换的VHDL代码
SMII 到 MII 转换的VHDL代码-SMII to MII conversion of VHDL code

2023-06-26 06:15:03下载

积分：1

696518资源总数
105895会员总数
18今日下载

四分频的程序，输出clkout0就是二分频，clkout1是四分频

0 个回复

热门标签

热门下载