-
IIC EDID码配置
该代码完成了利用IIC总线接口，对HDMI芯片的EDID码进行配置的功能，已经验证在XILINX ML605开发板可用。
- 2022-02-01 20:27:01下载
- 积分：1
-
huawei
华为内部资料，包括verilog电路设计，硬件工程师手册，verilog约束，synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)
- 2015-07-11 20:08:52下载
- 积分：1
-
QPSK_demod
说明： QPSK的解调程序，采用Verilog编写而成(QPSK demodulation program, written by Verilog)
- 2020-02-29 19:51:38下载
- 积分：1
-
vhdl编的dds函数发生器，完成sin(x)曲线的生成
vhdl编的dds函数发生器，完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated
- 2022-07-02 02:04:16下载
- 积分：1
-
利用AT89C51实现LCD日历电子钟源码
利用AT89C51实现LCD日历电子钟源码-AT89C51 realization of the use of electronic LCD calendar clock source
- 2023-01-24 10:00:03下载
- 积分：1
-
脉动进位加法器
设计的结构是纹波进位加法器，但执行的操作是加法和减法，两种操作都是32位的，具体取决于控制信号。如果控制信号为“1”，则选择减法，然后选择“0”，然后选择加法
- 2022-02-02 17:58:16下载
- 积分：1
-
xilinx of ddr sdram controller documentation
xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
- 2023-04-17 06:40:03下载
- 积分：1
-
Xilinx公司网站下的SDRAM Controller的参考设计，经过验证
Xilinx公司网站下的SDRAM Controller的参考设计，经过验证-Xilinx website of SDRAM Controller reference design, validated
- 2022-04-11 09:06:46下载
- 积分：1
-
c
智能小车用到的c程序，单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
- 2013-07-16 14:18:21下载
- 积分：1
-
用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS
用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS--use VHDL to achieve controllable pulse width of a simple process simulation environment Segments-
- 2022-07-22 06:50:26下载
- 积分：1
