登录
首页 » VHDL » dct idct 编码

dct idct 编码

于 2022-03-15 发布 文件大小:11.46 kB
0 116
下载积分: 2 下载次数: 1

代码说明:

输入的8X8图像数据块包括在范围从0到255的整数。在DCT计算的平均值减去128从输入数据中最小的输入数据块的冗余。核心可以计算输入数据的范围128到127以及–。然后,平均值128不减。在DCT的计算,数据可以减少到重要的信息集中到少数的DCT结果,留下剩余的系数等于零。这意味着图像的能量集中 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Signal
    基于FPGA的DDS相位累加器,连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
    2018-05-10 15:19:05下载
    积分:1
  • pn_gen_vhd_211
    通信中常用的PN序列产生器的源代码全部打包(Communications commonly used in PN sequence generator, the source code of all packaged)
    2009-02-04 15:41:17下载
    积分:1
  • DATA_Scramble
    扰码器的FPGA实现,选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
    2021-01-16 19:28:46下载
    积分:1
  • dianti
    实现电梯的相关控制系统,在开发板EGO1上实现,数码管显示相关的楼层和状态(dianti in verilog)
    2020-12-26 10:59:03下载
    积分:1
  • vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!...
    用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
    2022-03-18 00:56:15下载
    积分:1
  • 四位动态刷新数码管显示,VERILOG代码,含详细的中文注释....
    四位动态刷新数码管显示,VERILOG代码,含详细的中文注释.-Four dynamic refresh digital tube display, VERILOG code, with detailed notes in Chinese.
    2022-02-10 00:53:27下载
    积分:1
  • ANC_LMS
    verilog描述的基于LMS的自适应噪声消除器ANC算法。用于数字音频处理。(The verilog Description LMS-based adaptive noise canceller ANC algorithm. For digital audio processing.)
    2012-10-29 21:43:33下载
    积分:1
  • 源实现YUV到RGB的转换
    THE SOURCE REALIZE THE TRANSFORMATION FROM YUV TO RGB
    2022-06-16 04:19:46下载
    积分:1
  • VGA
    本科毕业设计,简易逻辑分析仪,重点在于用CPLD搭建显卡,输出VGA信号驱动显示器显示逻辑波形(A design for LA,use cpld to generate VGA signals.)
    2014-04-28 11:22:01下载
    积分:1
  • gtx
    说明:  ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载