登录
首页 » VHDL » 一个FPGA的AVR_Core 仅供测试~

一个FPGA的AVR_Core 仅供测试~

于 2023-08-16 发布 文件大小:69.49 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

一个FPGA的AVR_Core 仅供测试~-AVR_Core an FPGA-only test ~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 修改后的展位乘法的两个华莱士算法签名和签名二进制数
    这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程,作为他们的能力,以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此,携带保存加法器 (CSA) 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长,以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数,并跳转到链的这种算法可以减少产生相对于常规的乘法算法,每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖
    2023-07-28 05:20:04下载
    积分:1
  • codes
    EKG SIGNAL PROCESSING THROUGH CORDIC
    2013-09-29 01:46:17下载
    积分:1
  • wbm
    用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.(algorithm using the symbols multiplier, HDL-piece quantities. it is not necessary for the company's paid Multiplier ip core.)
    2006-07-12 14:49:35下载
    积分:1
  • ddr3_sun
    使用DDR3IP核进行仿真,写入读取数据(Using DDR3IP core to simulate, write and read data)
    2021-01-07 00:48:53下载
    积分:1
  • 一个完整的设计DE2_project,希望对大家有所帮助,谢谢ok
    一个完整的设计DE2_project,希望对大家有所帮助,谢谢ok-A complete design DE2_project, everyone would like to be helpful, thank you ok
    2022-04-18 05:42:24下载
    积分:1
  • : Random pulse width modulation speed control system to solve the exchange of ac...
    :随机脉宽调制是解决交流调速系统 中声学噪声的直接有效方法。随机零矢 量分 布是一种很好 的随 机方法,但其不对称的开关函数使其不适用于传统的电流采样方法。通过仿真表明 PWM周期中点采样的方 法无法得到准确的平均值,在分析不对称模式引起的纹波电流对电流平均值影响的基础上,提出了一种适合 于 RZV分布 的电流采样方法 。仿真结果证实该方法简单可行 。 -: Random pulse width modulation speed control system to solve the exchange of acoustic noise in a direct and effective way. Random zero vector distribution is a good random method, but the asymmetrical switching function so that it does not apply to the traditional current sampling methods. PWM cycle through the simulation shows that the mid-point sampling methods can not be an accurate, on average, the analysis of asymmetric mode ripple current caused by the impact on the current average value based on the proposed distribution of a suitable RZV current sampling methods. The simulation results confirmed that the method is simple and feasible.
    2022-04-24 11:00:11下载
    积分:1
  • Xilinx FPGA RAM块可通过JTAG
    Xilinx FPGA block RAM reconfig via JTAG
    2022-01-25 19:09:13下载
    积分:1
  • rscode
    RS编码器在fpga上的实现,用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
    2009-06-11 21:45:49下载
    积分:1
  • modelsim的使用如何操作使用和安装如何安装
    ModelSim的使用如何操作和使用以及安装如何安装
    2023-08-09 04:45:02下载
    积分:1
  • bignum
    a big number class and a calculator using the class
    2012-12-25 10:14:31下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载