-
5位计数器
应用背景计数器是一个连续的电路，计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲，所以状态100将达到101，下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。
- 2022-03-15 12:52:08下载
- 积分：1
-
Verilog模块的缓存设计
这是 ；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。这是缓存的主要模块。
- 2022-06-27 15:58:24下载
- 积分：1
-
MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子，生成的是一个定点的正弦数据表文件，需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
- 2013-07-19 02:32:45下载
- 积分：1
-
(7,4)汉明码
说明： 汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)
- 2021-03-29 17:19:10下载
- 积分：1
-
FPGA的DDS发生器
以DE2为开发平台，采用Veriolg语言编程，实现了DDS信号输出，频率，步进，波形输出均可调，采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性，可以满足一定的工程需求。
- 2022-06-16 12:56:09下载
- 积分：1
-
FPGAtraining
远立科技FPGA培训文档,关于GFP项目的一些细节，很好的！(Yuan established FPGA technology training documentation)
- 2011-01-11 13:52:10下载
- 积分：1
-
在quartus下搭建的数字锁相环
在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
- 2020-06-21 01:00:02下载
- 积分：1
-
DPLL_TEST
单相数字锁相环 鉴相器 环路滤波器 数控振荡器(Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator)
- 2013-05-17 11:16:13下载
- 积分：1
-
LCD_game2
LCD显示超级玛丽游戏2 (LCD display Super Mario game)
- 2012-09-03 21:58:48下载
- 积分：1
-
DS28E01_final
基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
- 2020-11-24 21:29:34下载
- 积分：1
