登录
首页 » VHDL » ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真

ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真

于 2022-03-19 发布 文件大小:396.32 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真-Register ep2c5 achieve above experiment a verilog language, quartus 2 Simulation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mdct_latest.tar
    mdct, it contains DOC,MATLAB,source,synthesis.
    2009-12-11 14:15:39下载
    积分:1
  • CNT4
    说明:  4位二进制加法计数器的两种不同VHDL的描述,与比较。(4-bit binary addition of two different counter VHDL description, and more.)
    2010-04-13 22:20:44下载
    积分:1
  • GTX4
    光纤发送接收模块,verilog编写,主要用于光纤的发送和接收,波长1310nm(Fiber optic transmitter receiver module, verilog written primarily for transmitting and receiving the optical fiber, wavelength 1310nm)
    2016-06-28 14:06:40下载
    积分:1
  • ads8361_avl
    Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2
    2013-04-04 16:12:13下载
    积分:1
  • SPI_UVM_VIP
    说明:  SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
    2020-08-25 09:58:15下载
    积分:1
  • 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
    这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.
    2022-05-16 15:56:46下载
    积分:1
  • ep2c5 实现 逻辑门 verilog语言,quartus 2 仿真
    ep2c5 实现 逻辑门 verilog语言,quartus 2 仿真-ep2c5 the realization of logic gates verilog language, quartus 2 Simulation
    2022-09-08 22:10:08下载
    积分:1
  • 波特率选择VHDL源代码没有错误调试
    波特率可供选择的vhdl源程序,已调试无错误-Baud rate options VHDL source code has no error debug
    2022-04-25 04:22:33下载
    积分:1
  • gcounter1
    数字钟vhdl实现,在线测试无误,具有闹钟,对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)
    2013-10-19 22:06:16下载
    积分:1
  • alarm
    闹钟设计,VHDL,源代码。闹钟设计,VHDL,源代码。(Alarm clock design, VHDL, the source code.)
    2011-05-23 18:30:29下载
    积分:1
  • 696518资源总数
  • 105554会员总数
  • 2今日下载