登录
首页 » VHDL » ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真

ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真

于 2022-03-19 发布 文件大小:396.32 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真-Register ep2c5 achieve above experiment a verilog language, quartus 2 Simulation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FM_DemodNew
    FM接收机 基于FPGA的调频收音机的设计 用VEIRLOG语言编程,利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
    2021-04-07 12:49:01下载
    积分:1
  • eth_frame_gen
    帧激励产生器,用于VMM仿真中生成所需要帧以供测试所用(the use for test)
    2012-02-02 22:19:25下载
    积分:1
  • Xilinx V5 FPGA详细规格、编程FPGA参考,系统设计…
    detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system designer or ASIC designer.
    2022-03-16 03:52:38下载
    积分:1
  • 业界标准的Verilog语法格式
    说明:  verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
    2020-06-15 22:50:02下载
    积分:1
  • 8253
    8253可编程定时器/计数器芯片 VeriLog实现(8253 programmable timer/counter chip VeriLog achieve)
    2013-05-31 20:40:23下载
    积分:1
  • Quartus_17.1破解器_Windows_密码12345
    quartus 17.1 安装包,我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
    2018-09-10 20:13:45下载
    积分:1
  • lpddr2
    LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
    2015-05-11 20:57:21下载
    积分:1
  • Endat_2
    Endat slave interface
    2021-04-21 19:38:49下载
    积分:1
  • 基于FPGA(VHDL)的LCD1602液晶显示程序
    本工程中实现的是FPGA控制的LCD1602液晶显示屏的控制程序,实现了LCD1602液晶显示屏上显示一个四位十进制的频率,其中的频率产生模块在另一个程序中出现,没有在该模块中体现,但是仍能清楚到看到LCD1602的控制过程
    2023-02-01 15:55:04下载
    积分:1
  • 016_versat_updown_counter
    说明:  Verilog实现的加减法功能计数器,通过独立的自增自减信号控制计数器进行自增计数和自减计数(Function counter of addition and subtraction implemented by Verilog)
    2019-11-27 23:16:27下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载