登录
首页 » Verilog » 简易数字钟程序(基于ALTERA quartusII)

简易数字钟程序(基于ALTERA quartusII)

于 2022-03-20 发布 文件大小:516.26 kB
0 114
下载积分: 2 下载次数: 2

代码说明:

一个简易数字钟程序,可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS
    可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
    2020-09-07 15:28:03下载
    积分:1
  • 测试AD9280的功能,用verilog编写
    通过verilog编写AD9280的测试程序,将AD9280采集的数据存储到sdram中,然后读取sdram中的数据,发送到串口进行保存。
    2022-08-12 16:55:30下载
    积分:1
  • I2C_code
    与IP核配套的I2C-Master Core,包含了目前主流FPGA芯片的I2C实现,代码包括Altera/Xilinx/OpenCore等公司的VHDL/Verilog/C等。(I2C-Master Core)
    2010-05-22 22:12:26下载
    积分:1
  • verilog8位浮点数四则运算
    verilog8位浮点数四则运算。其中mantisa为4位,exp位为3位,符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行。
    2022-05-16 09:21:45下载
    积分:1
  • 用FPGA verilog hdl模拟类I2C通信
    用FPGA verilog hdl模拟类I2C通信
    2022-02-25 01:16:56下载
    积分:1
  • Verilog入门
    本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌握HDL          设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并能          够进行一些简单设计的Verilog HDL建模。  缩略语清单:对本文所用缩略语进行说明,要求提供每个缩略语的英文全名和中文解释。  参考资料清单:请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日          期和出版单位等基本信息。
    2022-06-30 05:00:17下载
    积分:1
  • LEDcontrol
    fpga控制led灯的闪烁,内容简单,希望对初学者有用.(fpga control led lights flashing, the content is simple, I hope useful. . .)
    2015-05-05 10:00:11下载
    积分:1
  • sht30
    温湿度传感器sht30驱动,系统时钟为125M可读出温湿度。(sht30 driver,sysclk=125MHZ)
    2020-09-28 17:07:44下载
    积分:1
  • FPGA图像采集与显示
    cmos摄像头采集,经sdram缓存有FPGA控制VGA输出,基于xlinx 的ep4ce6实现
    2022-12-22 20:30:06下载
    积分:1
  • SystemOfTaxiFeeBasedOnVerilogHDL
    摘 要:以上海地区的出租车计费器为例,利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化,下载到EPF1OK10TC144—3芯片中,可应用于实际的出租车收费系统。 关键词:Verilog HDL;电子自动化设计;硬件描述语言;MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)
    2007-09-11 10:52:52下载
    积分:1
  • 696518资源总数
  • 105922会员总数
  • 10今日下载