-
code
其中两个项目自己做的：一个是雷达模拟跟踪，基于FPGA/CPLD的，里面包含了PCB和VHDL码，还有一个是SDIO的驱动程序（包括PCB原理图，SDIO协议方面的资料还有就是源码，这项目可用），还有一些嵌入式方面的资料，如TCP/IP协议栈的实现，FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
- 2007-10-17 16:54:10下载
- 积分：1
-
fir.tar
FIR滤波器的VHDL语言实现(The implement of FIR Filter based on VHDL)
- 2004-10-19 10:14:56下载
- 积分：1
-
FPGA PWM输入与输出
自己写的pwm占空比采集与输出 但是没有计算占空比，如果又需要可以自己修改计算并显示占空比，该程序已经测试过了，可以使用，拿出来供大家分享，新手写的如有不足请大牛带飞。
- 2022-01-28 02:10:47下载
- 积分：1
-
VendingMachine
VHDL Vendingmachine source
- 2013-11-02 06:19:46下载
- 积分：1
-
Decodificador
System Verilog decodificator.
Enters a value(binary), drops hundreds, tens and units in BCD
- 2013-05-15 02:11:45下载
- 积分：1
-
VHDL语言描述的二进制十进制译码电路，已经编译完成
VHDL语言描述的二进制十进制译码电路，已经编译完成-Binary decimal decoder circuit
- 2022-02-22 00:13:01下载
- 积分：1
-
CODE_VHDL_AUTO COUNTING 0 TO 9(Đếm từ 0 đến 9 hiển thị 1 led 7 đoạn)
- 2022-07-22 09:02:58下载
- 积分：1
-
基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。...
基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and time.
- 2022-02-02 07:03:46下载
- 积分：1
-
sy3
说明： 多路信号复用基带系统的建模与设计,按位同步复接并掌握四路同步复接器的VHDL设计及系统的时序仿真。(library ieee
use ieee.std_logic_1164.all
use ieee.std_logic_unsigned.all
)
- 2010-04-08 13:01:56下载
- 积分：1
-
cordic
基于VHDL语言编写，可下载到FPGA板子上实现的cordic算法实现的设计，并用该算法实现sin和cos的计算，计算结果显示在数码显示管上，已包含按键防抖动功能的实现。(Based on VHDL language, can be downloaded to the the cordic algorithm implemented in the FPGA board to achieve the design and calculation of sin and cos using this algorithm, the results displayed on the digital display tube is included on the function of the realization of the button shake.)
- 2013-03-21 16:52:41下载
- 积分：1
