登录
首页 » VHDL » 一个简单的DDS

一个简单的DDS

于 2022-03-22 发布 文件大小:3.83 MB
0 120
下载积分: 2 下载次数: 1

代码说明:

采用DDS方法在FPGA上实现频率发生器,最大频率设置在9999Hz,输出正弦波。 DDS是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比,DDS技术具有极高的频率分辨率、极快的变频速度,变频相位连续、相位噪声低,易于功能扩展和全数字化便于集成,容易实现对输出信号的多种调制等优点,满足了现代电子系统的许多要求,因此得到了迅速的发展。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 正弦波VHDL语言~~~ ~~~ ~~~`
    正弦波VHDL语言~~~ ~~~ ~~~`-Sine wave VHDL language ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ `
    2022-03-24 21:13:39下载
    积分:1
  • UART_Test
    OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)
    2011-08-14 16:04:03下载
    积分:1
  • A very useful IP core resources, which includes the JTAG, MEMORY, PCI, SDRAM, an...
    非常有用的IP核资源,里面包含了JTAG,MEMORY,PCI,SDRAM和USB1.1等内容,期望对大家有用-A very useful IP core resources, which includes the JTAG, MEMORY, PCI, SDRAM, and USB1.1 and other content, expectations for all of us
    2022-03-03 12:55:22下载
    积分:1
  • FPGASquare-RootRaised-CosineFilter
    数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
    2011-05-04 21:23:36下载
    积分:1
  • ad9226test
    使用CycloneIV芯片,实现对高精度ADCad9226的数据采集。内有详细代码说明,并附有调试结果(Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results)
    2014-08-15 16:18:33下载
    积分:1
  • 一个异步FIFO的verilog实现论文
    一个异步FIFO的verilog实现论文-err
    2022-01-28 06:08:18下载
    积分:1
  • CCSDS预测编码
    最新的CCSDS高光谱图像压缩算法标准的FPGA实现,用VHDL实现的。可参考。绝对物有所值,希望对你的设计有所帮助!
    2022-04-18 02:18:29下载
    积分:1
  • Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.
    数字频率计VHDL程序与仿真 文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。 -Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.
    2022-08-04 07:22:59下载
    积分:1
  • sdram
    SDRAM驱动器,自己项目利用的,已经经过实际验证(sdram controller)
    2010-01-28 14:13:35下载
    积分:1
  • 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通
    一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。 (4) 每当接收到有效按键时,蜂鸣器发出提示声。 顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。 -err
    2022-04-28 05:01:24下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载