登录
首页 » VHDL » 按键边缘检测

按键边缘检测

于 2022-03-22 发布 文件大小:304.00 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

用Verilog编写的基于FPGA的按键边缘检测技术,通过此模块可以很好的消除在按键过程中因抖动或误按造成的 麻烦,同时,在边缘检测技术中使用了约翰逊计数器的思想,是的代码简介,思路清晰。源码中含有大量的注释,有助于读者更好地了解编码思想。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • reader
    实现verilog读写txt文件,从sut.txt从读取数据,进行操作后,写入out.txt(Realize verilog read and write txt file)
    2020-11-15 21:29:41下载
    积分:1
  • 关于FFT算法的FPGA实现(源码),数字信号处理不可少。
    关于FFT算法的FPGA实现(源码),数字信号处理不可少。-FFT algorithm on the FPGA implementation (source code)
    2022-02-26 14:45:28下载
    积分:1
  • 7485比较器
    mux2to1.vhd二选一电路mux2_1.vhd二选一电路mux2_1.bdf二选一电路mux3to1.vhd三选择电路mux3to1_1.vhd三选一选一个电路mux4to1.vhd 4
    2023-03-31 09:20:04下载
    积分:1
  • dpll
    数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法(Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis and computer simulation of specific methods)
    2017-04-04 23:13:28下载
    积分:1
  • 流水线乘法器的VHDL实现,希望对你会有用!
    流水线乘法器的VHDL实现,希望对你会有用!-Pipelined multiplier in VHDL implementation, you will want to use!
    2023-04-03 22:35:03下载
    积分:1
  • 用VHDL语言设计四位全加器,有低位进位和高位进位。
    用VHDL语言设计四位全加器,有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.
    2022-03-20 15:03:38下载
    积分:1
  • 交通管理与控制系统
    交通灯管理与控制系统-客户端与云网络连接并从远程位置控制的交通灯系统推导
    2022-11-15 23:50:03下载
    积分:1
  • 有关FPGA芯片的管脚的封装的一些资料。
    有关FPGA芯片的管脚的封装的一些资料。-Pin on the FPGA chip packaging some of the information.
    2023-06-26 06:30:03下载
    积分:1
  • IOLED
    基于单片机显示原理的IO和LED显示原理(Based on the principle of IO chip and LED display shows the principle)
    2011-09-02 17:09:24下载
    积分:1
  • CORDIC算法的硬件实现 用的verilog语言
    CORDIC算法的硬件实现 用的verilog语言-CORDIC algorithm Hardware Implementation of the Verilog language
    2022-02-01 05:03:35下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载