登录
首页 » VHDL » In the FPGA development board shows the string, using VHDL language, in a simple...

In the FPGA development board shows the string, using VHDL language, in a simple...

于 2022-03-25 发布 文件大小:6.97 MB
0 150
下载积分: 2 下载次数: 1

代码说明:

在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional description FPGA-development process.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Xilinx vivado authoritative course
    说明:  Xilinx vivado 权威教程,清华大学出版社出版,何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)
    2019-02-19 20:37:09下载
    积分:1
  • 1
    说明:  matlab code for JTAG cable checking
    2014-02-04 19:27:39下载
    积分:1
  • 基于altera系列芯片lvds接口的fpga设计 verilog源码
    基于altera系列芯片lvds接口的fpga设计 verilog源码-Series altera-based chip interface lvds source fpga design verilog
    2023-08-31 17:40:04下载
    积分:1
  • 8.8-URAT-VHDL
    URAT VHDL程序与仿真 URAT the VHDL program and Simulation (URAT the VHDL program and Simulation )
    2012-04-09 20:53:45下载
    积分:1
  • SPI串口的内核实现spicore SPI串口的内核实现spicore
    SPI串口的内核实现spicore SPI串口的内核实现spicore-SPI string mouth essence realizes spicore the SPI string mouth essence to realize spicore the SPI string mouth essence to realize spicore
    2023-06-28 18:20:03下载
    积分:1
  • 一个可综合的串并转换接口verilog源代码
    一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code
    2022-03-17 00:42:34下载
    积分:1
  • CameraLink_Oserdes2_test
    40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )
    2014-02-25 14:06:38下载
    积分:1
  • 数码管显示
    在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
    2021-04-17 10:08:52下载
    积分:1
  • OFDM 调制与解调
    循环前缀插入常用的正交频分复用 (OFDM) 系统作为一种方式为了减轻影响的码间干扰 (ISI)。它将复制 的结尾部分与逆快速傅里叶变换的 OFDM 符号开头 (IFFT) 数据包。通常的循环前缀长度是更长的时间 比色散信道完全消除 ISI 的长度。OFDM 调制因此大多是围绕着周围循环前缀: OFDM 调制包括 IFFT 操作和循环 前缀插入 ;OFDM 解调包括循环前缀去除和 FFT 操作。
    2022-01-23 10:07:40下载
    积分:1
  • Cadence VHDL Operational the package, seeking to achieve root, You are not squar...
    Cadence的VHDL运算库包,实现求方根,平方你是不是以前不知道怎么弄.哈哈.-Cadence VHDL Operational the package, seeking to achieve root, You are not square did not know how get. Ha ha.
    2022-08-16 03:35:39下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载