-
Study_Test
说明： 实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)
- 2020-06-21 05:20:01下载
- 积分：1
-
D触发器，T触发器计数器MUX采用主动HDL可以运行使用3.2版本…
d flip flop t flip flop counter mux using active hdl can be run using 3.2 version and creating new design
- 2023-06-18 04:40:03下载
- 积分：1
-
Manchester-code-of-VHDL-program
利用FPGA实现硬件的VHLD语言的Manchester code。(Hardware implementation using FPGA VHLD language Manchester code.)
- 2013-07-14 22:08:25下载
- 积分：1
-
Motion_control
基于FPGA的运动控制系统设计，包含位置、速度控制等(motion control)
- 2020-11-29 13:09:28下载
- 积分：1
-
s5pv-u-boot-LCD-display
s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)
- 2013-03-14 09:45:18下载
- 积分：1
-
MUX
Multipleksor
3 to 1 - 3x1bit in, 1x1bit out
- 2013-09-18 16:21:25下载
- 积分：1
-
sourceinsight的verilog插件
sourceinsight的verilog插件-The Verilog sourceinsight plug-ins
- 2022-02-04 18:20:59下载
- 积分：1
-
muxcounter
Multiplexer styles in VHDL
- 2017-09-11 14:06:42下载
- 积分：1
-
Verilog1
这个程序为通信中的16QAM调制程序，可用于无线或有线通信系统的调制仿真之用。(The 16QAM modulation communication this program can be used for wireless or wired communication system modulation simulation purposes.)
- 2013-05-16 17:30:08下载
- 积分：1
-
Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.
数字频率计VHDL程序与仿真
文件名：plj.vhd。
--功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的
--高4位进行动态显示。小数点表示是千位，即KHz。
-Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.
- 2022-08-04 07:22:59下载
- 积分：1
