网站首页

Viterbi译码器的编解码器的设计用Verilog实现

于 2022-09-18 发布文件大小:63.32 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

Viterbi译码器的编解码器的设计用Verilog实现-Viterbi decoder。Verilog

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

跑马灯程序FPGA
FPGA跑马灯程序,基于CPLD1270开发板的运用程序-Marquee program FPGA-based development board CPLD1270 the use of procedures

2022-02-04 16:36:32下载

积分：1
QAM_FPGA
QAM调制，基于FPGA的实现，包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块(QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate)

2021-03-03 01:49:33下载

积分：1
autoseller自动售货
设计一个简单的自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料。投入两元（两枚一元）硬币后，在给出饮料的同时找出一枚五角的硬币。

2022-02-01 23:10:06下载

积分：1
Realize with a clock input, can realize multi
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下-Realize with a clock input, can realize multi-frequency, in a clock-driven

2023-02-21 01:50:03下载

积分：1
实现BCD码的加法，用VHDL实现，是书籍上配套的
实现BCD码的加法，用VHDL实现，是书籍上配套的-BCD ADDER，Using VHDL

2022-02-10 02:09:10下载

积分：1
Verilog 经典实例，完整源码与大家分享
Verilog 经典实例，完整源码与大家分享-Verilog classic example of a complete source to share with you

2022-07-03 12:56:56下载

积分：1
CPU代码
CPU代码-VHDL语言，实现了CPU的基本功能。-CPU code-VHDL language, the realization of the basic functions of the CPU.

2022-02-02 11:14:11下载

积分：1
ASYNC_FIFO_SYNTH
This file contains async fifo design

2014-03-01 20:48:22下载

积分：1
__keyBoard
vhdl编写的4X4键盘扫描程序，可以有效的消除抖动，并且提供蜂鸣器输出。(VHDL prepared 4X4 keyboard scanner, you can effectively eliminate jitter and provide buzzer output.)

2007-10-24 09:11:11下载

积分：1
adder32
原理图输入法制作的32位加法器。。。。。。。。(adder32)

2009-12-29 19:32:52下载

积分：1

696516资源总数
106783会员总数
25今日下载

Viterbi译码器的编解码器的设计用Verilog实现

0 个回复

热门标签

热门下载

Viterbi译码器的编解码器的设计 用Verilog实现

0 个回复

热门标签

热门下载

Viterbi译码器的编解码器的设计用Verilog实现