-
用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助
用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-I2C bus contrll functions implemented by Verilog HDL.
- 2022-06-01 23:07:46下载
- 积分：1
-
775dbfc273b27329d455f8257e85d839cc5d
CPFSK Demodulation Techniques
- 2018-09-18 17:31:30下载
- 积分：1
-
包含了VHDL语言的100个例子，如交通灯控制器，空调系统有限状态自动机，FIR滤波器，五阶椭圆滤波器，闹钟系统的控制...
包含了VHDL语言的100个例子，如交通灯控制器，空调系统有限状态自动机，FIR滤波器，五阶椭圆滤波器，闹钟系统的控制-VHDL language contains 100 examples, such as traffic light controllers, air-conditioning systems finite state automata, FIR filter, the fifth-order elliptic filter, alarm system control
- 2022-02-16 09:18:03下载
- 积分：1
-
widgets
CSS配合jquery制作完美漂亮的时钟，貌似在IE8下时钟不能获取时间啊！支持ie9、chrome、safari、firefox、opera （Chrome显示效果最佳，IE9下时钟无法工作）日历和骰子是原创，CSS3时钟并非原创但经过改良支持opera。数字日历的兼容性不错，圆形时钟就差点了，也希望一起交流，共同改进。(CSS with the jquery make perfect beautiful clock, seemingly in IE8 under the clock can not get the time ah! Support ie9, chrome, safari, firefox, opera (Chrome show the best results, the clock does not work under IE9) calendar and dice is original, CSS3 clock is not original but after improved support opera. Digital calendar compatibility is good, almost round the clock on, and also hope together, and work together to improve.)
- 2014-10-31 09:25:37下载
- 积分：1
-
四位十进制频率计的顶层控制模块，用于生成测频需要的复位及控制信号...
四位十进制频率计的顶层控制模块，用于生成测频需要的复位及控制信号-four decimal frequency of top-level control modules, used to generate the required frequency measurement and control signals reset
- 2022-07-22 04:02:23下载
- 积分：1
-
moore-FSM
该程序描述并且模拟和实现了了一个摩尔有限状态机的功能和作用(The program describes the simulation and the function and role of a mole finite state machine)
- 2013-05-10 10:27:09下载
- 积分：1
-
yinpin_display0925
实现音频的I2S通信，音频柱的显示，及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
- 2016-01-07 10:08:31下载
- 积分：1
-
详细介绍了VHDL的28个程序。从简单到复杂。介绍详细
详细介绍了VHDL的28个程序。从简单到复杂。介绍详细-Details of the 28 procedures VHDL. From simple to complex. Detailed introduction
- 2022-07-24 10:14:53下载
- 积分：1
-
青云开发的LCD模块LCM240128ZK3用于ALTERA的FPGA，自己写的AVALON总线IP核，供大家参考...
青云开发的LCD模块LCM240128ZK3用于ALTERA的FPGA，自己写的AVALON总线IP核，供大家参考-err
- 2022-04-07 09:35:28下载
- 积分：1
-
4：2优先编码器的VHDL代码
4：2优先编码设计中的VHDL来为每个输入分配优先级。在CMOS布局1复用器：还设计了4个
- 2022-02-11 13:12:33下载
- 积分：1
