登录
首页 » VHDL » 曼彻斯特编解码,是Verilog语言代码,不多介绍了,用途非常广泛了...

曼彻斯特编解码,是Verilog语言代码,不多介绍了,用途非常广泛了...

于 2022-04-01 发布 文件大小:9.33 kB
0 105
下载积分: 2 下载次数: 1

代码说明:

曼彻斯特编解码,是Verilog语言代码,不多介绍了,用途非常广泛了-Manchester encoding and decoding is the Verilog language code, introduced a few, a very extensive use

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EDA常用计数函数VHDL程序设计,减法计数器:可预置数:
    EDA常用计数函数VHDL程序设计,减法计数器:可预置数:-common counting function EDA VHDL programming, subtraction counter : Preset :
    2022-03-25 01:33:15下载
    积分:1
  • count16
    说明:  制作16位流水灯,实现LED模块对于拨杆0和1的识别(Making 16-bit pipeline lamp to realize the recognition of dial rod 0 and 1 by LED module)
    2020-06-24 01:20:02下载
    积分:1
  • rtl
    SPI verilog RTL code
    2016-02-29 12:26:08下载
    积分:1
  • 反设计的VHDL例子,使用QuickLogic ECLIPS
    VHDL examples for counter design, use QuickLogic eclips
    2022-08-25 05:17:29下载
    积分:1
  • verilog黄金参考指南中文版
    说明:  Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • RS232RefComp
    本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
    2022-05-13 15:17:28下载
    积分:1
  • 基于FPGA的vga显示
    实现基于FPGA的vga显示,亲测能编译得过,不同开发版应该要相应改动(PS: 不太了解)
    2022-08-09 04:41:39下载
    积分:1
  • responder3
    基于VHDL的多路抢答器,用LCD12864进行显示(Multiplex answering device based on VHDL is displayed with LCD12864)
    2019-06-17 15:29:31下载
    积分:1
  • Radix-8 Booth Encoded Modulo
    vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
    2022-08-25 03:41:29下载
    积分:1
  • zedboard
    xilinx的zed板详细开发资料,对初学者和开发人员都有帮助(The Xilinx zed board detailed development information, helpful for beginners and developers)
    2013-04-22 16:44:31下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载