网站首页

Using FPGA realize DDS, can be frequency, amplitude from hardware to complete

于 2022-04-02 发布文件大小:659.60 kB

 0  104

下载积分: 2 下载次数: 1

我要下载

代码说明：

用FPGA实现DDS,可变频,幅值由硬件完成-Using FPGA realize DDS, can be frequency, amplitude from hardware to complete

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sin and cos with cordic VHDL
该模块采用cordic算法计算正弦和余弦，并采用参数化方式实现。；包中存在其他模块。

2022-05-25 06:14:20下载

积分：1
verilog digital stopwatch to achieve accurate to 10ms
verilog实现的数字跑表精确到10ms-verilog digital stopwatch to achieve accurate to 10ms

2022-04-18 11:51:54下载

积分：1
JOP字节码获取的源码，很重要，具体FPGA中实现
JOP字节码获取的源码，很重要，具体FPGA中实现-JOP byte code access to the source code is important to achieve specific FPGA

2022-01-26 02:39:47下载

积分：1
VHDL of many examples, including the LED, lcd, keypad, digital control and so on...
vhdl的很多例子，包括LED、lcd、按键、数码管等等，非常的实用。-VHDL of many examples, including the LED, lcd, keypad, digital control and so on, very practical.

2023-05-20 00:25:04下载

积分：1
Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶
Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶-Xilinx CPLD source code, use the XC9500 series CPLD, LCD Driver

2023-03-07 15:05:03下载

积分：1
简单 VHDL 波斯语
Vhdl 语言在 pdf 格式的波斯语。你可以学习编码用 vhdl 语言、 fpga、盖茨、专用集成电路、 cpu 编程，在 2 个部分。

2022-02-01 05:01:54下载

积分：1
DDS Verilog 代码。包含英文文档说明
DDS Verilog 代码。包含英文文档说明-DDS Verilog code. Containing the English documentation

2022-10-25 06:35:03下载

积分：1
Chapter06
cvery high compatibles for quartus

2010-06-10 11:39:28下载

积分：1
matlab_dsp_building
matlab dsp building fpga(matlab dsp building )

2009-12-30 09:23:38下载

积分：1
FPGA-powe-analysis-tool-EPE
FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)

2012-11-19 17:08:00下载

积分：1

696516资源总数
106571会员总数
2今日下载

Using FPGA realize DDS, can be frequency, amplitude from hardware to complete

0 个回复

热门标签

热门下载