-
Electronic clock and simulation of VHDL procedures vhdl source code
电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
- 2022-01-28 11:10:39下载
- 积分：1
-
ddr3control
8位突发长度，一次64bit数据读写，MIG核(DDR3 controll implimention)
- 2021-05-07 13:58:36下载
- 积分：1
-
alarm
闹钟设计，VHDL，源代码。闹钟设计，VHDL，源代码。(Alarm clock design, VHDL, the source code.)
- 2011-05-23 18:30:29下载
- 积分：1
-
vhdl coding for Carry Select Adder
这是一个vhdl代码的进位选择加法器及其工作100%。
- 2023-08-26 17:05:04下载
- 积分：1
-
AXI4_Sim
说明： 实现AXI,AXI-Lite乒乓地址的传输，AXI,AXI-Lite已经封装成内核，可直接修改后使用(Realize the transmission of table tennis address of Axi and Axi Lite. Axi and Axi Lite have been encapsulated into a kernel, which can be directly modified and used)
- 2020-05-31 15:20:16下载
- 积分：1
-
电梯
利用verilog编写的电梯程序，实现基本的电梯运行功能(Elevator program written by Verilog)
- 2018-11-25 11:39:50下载
- 积分：1
-
二进制BCD码变换器采用VHDL
这是一个经过测试和使用的VHDL代码，用于将16位二进制输入数据转换为4位BCD。如果您直接驱动显示器而不经过处理器，并且希望显示在主程序中计算的参数，则该程序非常有用。有关转换的戏剧方面，请阅读随附的pdf。
- 2022-09-26 04:05:02下载
- 积分：1
-
Decodificador
System Verilog decodificator.
Enters a value(binary), drops hundreds, tens and units in BCD
- 2013-05-15 02:11:45下载
- 积分：1
-
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.
- 2022-02-28 22:36:00下载
- 积分：1
-
testbench.sv
RS 编码和解码Verilog Code, 实现了RS（544,514)的编码和译码；(-RS Coding and Decoding Verilog code， implement RS（544,514))
- 2016-09-25 16:05:54下载
- 积分：1
