网站首页

用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中

于 2022-04-15 发布文件大小:4.84 kB

 0  136

下载积分: 2 下载次数: 1

我要下载

代码说明：

用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

dwt2d_latest[1].tar
说明：小波变换的开源代码（Verilog HDL）包括有测试文件，本人看过，挺好。(code of dwt)

2020-12-15 19:39:13下载

积分：1
CNT60
六十进制计数器，显示0到60.可以用数码管显示。(Six decimal counter 0-60 can use the digital display.)

2012-10-17 19:32:56下载

积分：1
USART
基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )

2017-04-15 16:58:30下载

积分：1
AD_R
AD7685芯片采集程序，可以自行设置采样率，经检验可用。(The AD7685 chip collection procedures, available.)

2020-12-20 14:19:08下载

积分：1
cic
说明：五阶CIC梳状积分滤波器，可以综合，非常有参考价值(Fifth-order CIC points comb filter, can be integrated and very useful)

2008-11-17 12:57:01下载

积分：1
vending-machine
用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)

2013-11-30 20:25:34下载

积分：1
20190717 - Copy
说明： this describes building spi block on verilog hdl and programming them on an fpga device

2020-06-21 21:40:02下载

积分：1
VHDL黄金版，本人费了九牛才找到，帮助初学者入门
VHDL黄金版，本人费了九牛才找到，帮助初学者入门-VHDL version, I spent nine cattle to find help beginners entry

2022-05-26 12:22:32下载

积分：1
imports
displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)

2021-01-11 16:58:50下载

积分：1
fpga_ofdm
这是篇<基于FPGA 的OFDM 宽带数据通信同步系统设计与实现>, 觉得甚是有用，大家共同学学。(This is the article <FPGA-OFDM-based broadband data communication systems design and implementation of synchronous> that even be useful, we all learn together.)

2007-06-13 00:02:43下载

积分：1

696518资源总数
106164会员总数
18今日下载

用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中

0 个回复

热门标签

热门下载