登录
首页 » VHDL » VHDL example, there are nearly a hundred examples, can be carried out in quartur...

VHDL example, there are nearly a hundred examples, can be carried out in quartur...

于 2022-04-16 发布 文件大小:84.17 kB
0 42
下载积分: 2 下载次数: 1

代码说明:

VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的-VHDL example, there are nearly a hundred examples, can be carried out in quarturs simulation, most of them can pass, for beginners is a very good

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 对于Spartan 3E VGA控制器
    资源描述VGA视频图形阵列(VGA)接口是一三排15针de-15连接器。15针VGA接口是许多视频卡,发现电脑显示器,以及一些高清晰度电视机。在笔记本电脑或其他小型设备,迷你VGA端口有时用于全尺寸的VGA接口的地方。
    2023-02-07 09:40:03下载
    积分:1
  • this come from alter ,you can look and find it on line about USB
    this come from alter ,you can look and find it on line about USB
    2023-09-06 16:15:03下载
    积分:1
  • tdma_code
    tdma参数化模块。可以自动生成2的n次的tdma哥时隙,用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)
    2013-09-03 21:52:51下载
    积分:1
  • VHDL 加法器
    这个程序是 用于两个浮点数字加法器使用 VHDL 语言。
    2022-02-06 15:47:18下载
    积分:1
  • 等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    2022-06-28 09:27:01下载
    积分:1
  • 基于FPGA控制的DDS波形发生器
    基于FPGA控制的DDS波形发生器,可在Cyclone IV系列板子上使用,已经过仿真验证(Based FPGA control DDS waveform generator in Cyclone IV series board on use, has been simulation)
    2017-03-17 11:08:39下载
    积分:1
  • uart
    用verilog语言编写的串口读写程序,波特率可调,亲测可用。(this is a program for UART by verilog, which is useful.)
    2015-10-24 14:46:46下载
    积分:1
  • SPI的核心源代码,verilog
    Verilog for SPI Core source code
    2022-01-25 20:51:31下载
    积分:1
  • 康塔多0至999的VHDL接口7段显示
    应用背景此应用程序是用Xilinx ISE 12.4,使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器,它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列(FPGA)是半导体器件是基于一个可配置逻辑块(CLB)连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路(ASIC),这是制造的特定设计定制任务。虽然一次性可编程(OTP)FPGA,这主要类型是基于SRAM的可重新编程的设计演变。
    2022-03-20 03:34:16下载
    积分:1
  • on a serial data input timing will be based on output data using two procedures
    关于一个串行数据输入 根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures
    2022-07-26 17:19:57下载
    积分:1
  • 696522资源总数
  • 104040会员总数
  • 35今日下载