-
语言和 vhdl 文件
库 ieee ；
使用 ieee.std_logic_1164.all ；
使用 ieee.std_logic_arith.all ；
使用 ieee.std_logic_unsigned.all ；
实体三叶因子 1 是
端口 (
赤 角： 在 std_logic ；
rst: 在 std_logic ；
q1: std_logic 出） ；
结束三叶因子 1 ；
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-07-03 16:30:03下载
- 积分：1
-
EDA设计 交通灯
设计一个控制十字路口的交通信号灯。
某大学决定在校园学术路文化路交汇处安装交通灯，以控制交通。两套交通信号灯，redA，yellowA，greenA和redC，yellowC，greenC分别安装在学术路上和文化路上。两个传感器TA和TC分别安装在这两条路上。如果有交通，每个传感器都会显示为TRUE，如果街道为空，则表示FALSE。
当控制器复位时，学术路的绿灯亮，文化路上为红灯亮。
每5秒钟，控制器检查流量传感器并决定下一个状态。只要学术大楼出现交通，即TA=1，绿灯亮；当学术大街上无交通， 黄灯亮5秒钟，然后变成红灯，同时文化路上绿灯亮。
在这种状态下，每5秒控制器检查文化路上的交通传感器。只要文化路上有交通就保持绿灯亮。如果没有交通，绿灯会变成黄灯，最后变成红灯。
- 2022-10-27 03:15:06下载
- 积分：1
-
quartus-ii-automatically-assign-pins
quartus ii 中自动分配管脚的三种方法(quartus ii automatically assign pins are three ways)
- 2012-03-31 17:12:54下载
- 积分：1
-
Ddiggitalfiili
数字滤波器的C语言实现，，包含高通、低通、带通滤波器
(The C language implementation of the digital filter, including the high-pass, low pass, band-pass filter)
- 2020-07-03 01:40:01下载
- 积分：1
-
看门狗定时器
使用IEEE.STD_LOGIC_1164.ALL; - 取消对以下库声明，如果用符号或无符号值using--算术功能 - 使用IEEE.NUMERIC_STD.ALL; - 取消对以下库声明如果instantiating--任何Xilinx基元在这代码.--库UNISIM; - 使用UNISIM.VComponents.all;实体看门狗端口（SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）; RESETOUT：出STD_LOGIC; debugStates：出STD_LOGIC_VECTOR（1 DOWNTO0）; debugDivider：出STD_LOGIC; debugFlag：出STD_LOGIC）;年底看门狗，看门狗建筑行为issignal timeoutSelect：STD_LOGIC_VECTOR（1 DOWNTO0）;信号timerRestart：STD_LOGIC;信号timerEnable：STD_LOGIC;组件wdtcntl端口（调试：出STD_LOGIC_VECTOR（1 DOWNTO0）;系统时钟：在STD_LOGIC; SYSRST：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）;重新启动：从STD_LOGIC; timerEnb：出STD_LOGIC; timerSel：出STD_LOGIC_VECTOR（1 DOWNTO0））;最终组件;组件wdt_timer端口（dbDivider：出STD_LOGIC; DBFLAG：出STD_LOGIC; SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC;启用：在STD_LOGIC;重启：在STD_LOGIC; RESETOUT：出STD_LOGIC; timeoutSel：在STD_LOGIC_VECTOR（1 DOWNTO0 ））;结束部分; begincontroller：wdtcntl端口映射（debugStates，系统时钟，SYSRST，WR，DATAIN，timerRestart，timer
- 2022-06-14 18:46:27下载
- 积分：1
-
integer_chao_fpga
通过FPGA实现整数阶混沌系统，通过定点数的方式，全并行。(The realization of integer order chaotic systems through FPGA)
- 2021-02-20 22:49:43下载
- 积分：1
-
多个VHDL编码的例题，详细的电路图介绍，还有流程图
多个VHDL编码的例题，详细的电路图介绍，还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart
- 2022-03-01 02:29:00下载
- 积分：1
-
7941952NCO_sin
NCO 代码设计 使用VHDL语言 (nco)
- 2009-05-23 16:39:37下载
- 积分：1
-
此示例是8051核加频率计的联合设计,带有8051IP核资料
此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP
- 2022-06-14 22:57:42下载
- 积分：1
-
bignum
a big number class and a calculator using the class
- 2012-12-25 10:14:31下载
- 积分：1
