登录
首页 » VHDL » 4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率....

4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率....

于 2022-04-20 发布 文件大小:878.00 B
0 154
下载积分: 2 下载次数: 1

代码说明:

4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率.-4-channel 12-bit AD chip AD7862 control module, VHDL source code, suitable for single conversion sampling, 250K sampling rate.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,...
    Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii or modelsim simulation,
    2022-03-21 07:59:28下载
    积分:1
  • Voltage pulse control of a project
    电压脉冲控制的一个工程---包括vhdl源程序和编译后产生的相关文件-Voltage pulse control of a project- including VHDL source code and compile the relevant documents after
    2022-03-20 09:09:15下载
    积分:1
  • rs-codec(255-223)
    RS编码是一种纠错码,本程序实现RS(255,223)用FPGA 实现RS编码,程序在Quartus II中调试通过。(RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.)
    2021-05-13 00:30:02下载
    积分:1
  • FUZZY
    verilog 模糊PID 通过修改MIF文件 可以完成单个参数整定(FUZZY pid by verilog HDL)
    2020-08-05 09:18:34下载
    积分:1
  • Sensor_CMOS
    Code to controlling a Image sensor - CMOS(Code to controlling a Image sensor- CMOS)
    2009-11-13 03:02:36下载
    积分:1
  • 13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用...
    13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用-13 key keyboard VHDL top-level document, I was a novice with the hope that useful for beginners
    2022-03-04 05:06:34下载
    积分:1
  • DE2_115_TV
    这个代码主要实现了基于VHDL的关于TV方面的功能。(This code is the main achievement of the VHDL about aspects of the function based on TV.)
    2013-03-06 21:49:22下载
    积分:1
  • 用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。...
    用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。-use VHDL to achieve an electronic clock, the time can be set aside. Hours, minutes and seconds. Experiments can be downloaded to the box to run test.
    2022-07-21 04:12:49下载
    积分:1
  • concurrent
    VHDL operators basics
    2013-09-10 14:44:51下载
    积分:1
  • miaob
    电子秒表,FPGA实现,本科某课程设计,程序注释非常详细,(FPGA TIME-COUNTING)
    2010-05-10 11:25:55下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载