-
fir48
48阶FIR设计，采用VHDL语言描述，门级映射……(48-oders FIR design with VHDL language and gate level)
- 2021-04-14 19:38:55下载
- 积分：1
-
交通灯 通过测试 有测试文件
交通灯 通过测试 有测试文件，其中timer_test.v为测试文件，可用于modelsim仿真测试用，timer.v为分频模块，可调节分频常数以适应不同的时钟频率，使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号，digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式，有左转，倒计时为四个路口的。希望对共同学习verilog的同学有帮助！
- 2022-06-01 13:18:39下载
- 积分：1
-
DE2_Basic_Computer
DE2 altera board vhdl design
- 2016-04-09 00:35:05下载
- 积分：1
-
设计高性能的 64 位 MAC 单元
一种高性能 64 位乘法器累加器 （MAC） 的设计是本文实现的。MAC 单元
执行中的重要操作
很多的数字信号处理 （DSP） 的应用程序。乘数被设计使用改性的华莱士乘数
和加法器通过进位保留加法器。
- 2022-12-14 18:00:02下载
- 积分：1
-
dds
说明： 实现数字频率合成实验，加载数据ram,形成波形(The experiment of digital frequency synthesis is realized, and the data RAM is loaded to form the waveform)
- 2020-11-10 18:12:36下载
- 积分：1
-
基于FPGA的等精度计频器
资源描述
本设计中可以实现测量周期，测量方波的占空比，被测范围1Hz-100MHz。相对误差小于0.001%.
可以测方波、正弦波等波型。同时还有上下左右按键控制显示
- 2022-03-29 07:43:32下载
- 积分：1
-
Roy dsd
说明： basic verilog code on siso, piso, sipo
- 2020-06-25 18:40:01下载
- 积分：1
-
defog
说明： 图像去雾算法FPGA实现，使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)
- 2021-02-18 15:49:45下载
- 积分：1
-
ISE为开发环境，Verilog语言编写程序
以ISE为开发环境，Verilog语言编写程序。功能：FPGA控制 LCD_1602动态显示秒表(In the development environment of ISE, Verilog language is used to write programs. Function: LCD_1602 dynamic display stopwatch controlled by FPGA)
- 2020-06-20 00:00:02下载
- 积分：1
-
国密SM4 verilog实现
国密SM4 verilog 实现 本算法是一个分组算法。该算法的分组长度为128比特，密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。
- 2022-05-21 15:26:05下载
- 积分：1
