登录
首页 » Verilog » 展位加法器

展位加法器

于 2022-04-23 发布 文件大小:1.67 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

这是 32 位输入 Booth 型乘法器。 此模块具有 64 位输出。 本模块还具有确定输入的状态,无论符号或无符号的 is_signed 输入

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 编码器-使用if else 语句
    编码器 编码器是设备、 电路、 传感器、 软件程序、 算法或人 thatconverts 信息从一个格式或代码到另一个,为标准化、 速度、 保密、 安全、 或通过收缩大小节省空间的目的。 简单的编码器 一种简单的编码器电路可以接收单个活动输入 2 n 输入的行上生成二进制代码 n 并行输出线。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报 打分 发表评论 暂无评论
    2023-06-02 12:00:04下载
    积分:1
  • 轮循机制
    " 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 (reset_n,赤  角,必需,授予) ; 输入的 reset_n,赤  角 ; 输入 [4:0] 必需 ; 输出 [4:0] 补助金 ; reg [4:0] 格兰特 = 4"b0000 ; reg [7:0] 的状态 ;
    2022-02-03 06:50:42下载
    积分:1
  • vhdl+verilog
    小波提升算法源码,里面一个txt文件可以当作算法参考;(Wavelet lifting algorithm source code, inside a TXT file can be used as algorithm reference;)
    2018-06-20 09:28:28下载
    积分:1
  • hdb3
    这是一个很全的HDB3译码的verilog程序,用于FPGA入门所用,verilog的入门很好的程序(This is a very wide of the HDB3 decoding verilog program for entry-FPGA used, verilog entry procedures for good)
    2021-04-22 16:08:48下载
    积分:1
  • EasyWifiRadar
    EasyWifiRadar.zip r ok
    2014-04-12 20:24:43下载
    积分:1
  • qsys-niosii-triple-speed-ethernet-3c120-v10-1
    qsys-niosii-triple-speed-ethernet-3c120-v10-1
    2023-09-07 11:45:04下载
    积分:1
  • Get-20-point
    this program get 20 point from user and draw functions.
    2014-01-09 03:25:06下载
    积分:1
  • xapp774
    基于tus5000评估板的VHDL源代码,用于超声波检测,xinlinx提供的(Based on the VHDL source code tus5000 uation board, used in ultrasonic testing, xinlinx provide)
    2021-02-07 11:39:55下载
    积分:1
  • zhuangtai
    状态机的典型饮用,可供学习模仿之用,四个状态,简单易学(State machine of the typical drinking, can be used to learn to imitate, four state, easy to learn)
    2007-11-11 21:36:15下载
    积分:1
  • fpga_sdram_inst
    nios学习资料,fpga调用外部sdram实例,值得初学者下载。(nios learning materials, fpga call external sdram instance, it is worth beginners to download.)
    2013-08-24 22:26:31下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载