网站首页

Digital signal source, the output of different frequency, phase is the cosine si...

于 2022-04-23 发布文件大小:1.04 MB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字信号源，输出不同频率，相位的正余弦信号，-Digital signal source, the output of different frequency, phase is the cosine signal,

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

N-bits-by-M-bits
这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器(This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier)

2013-10-05 19:44:52下载

积分：1
automachine
自动售货机的状态机实现自动售货机的状态机实现(this is a automachine)

2011-07-06 13:40:28下载

积分：1
Srikanth Vijayaraghavan
Srikanth Vijayaraghavan - A Practical Guide for SystemVerilog Assertions-Srikanth Vijayaraghavan- A Practical Guide for SystemVerilog Assertions

2022-05-29 04:08:08下载

积分：1
polyphaseFIR_1v0
polyphase fir dilter

2016-02-19 21:32:07下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
DDR2 控制器
下载自opencore网站！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

2022-08-10 04:02:14下载

积分：1
sph-original-codes
SPH的原始代码，希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)

2020-10-22 10:27:23下载

积分：1
CD1_MT9V034_RAW_TRANS
基于FPGA的UDP网络图像传输实验，FPGA完成了MT9V034的RAW图像采集缓存，NIOS完成了图像的UDP封包，DM9000芯片完成了MAC和PHY的功能。(Based on the UDP FPGA network image transmission experiment, FPGA completed the RAW MT9V034 image acquisition cache, NIOS completed the image of the UDP packets, DM9000 chip MAC and PHY completed the function.)

2016-07-13 10:11:46下载

积分：1
1 第二个计时器 impliomentation vhdl
一第二个计时器为斯巴达 6 fpga-结构设计的

2022-03-13 08:22:16下载

积分：1
verilog
一些简单的Verilog代码，小例程，比如求平均值、七段数码管等等(Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on)

2016-12-12 10:02:20下载

积分：1

696518资源总数
106174会员总数
31今日下载

Digital signal source, the output of different frequency, phase is the cosine si...

0 个回复

热门标签

热门下载