网站首页

the program have designed a PCM signal timing modules, including the CLK input,...

于 2022-02-15 发布文件大小:7.94 kB

 0  113

下载积分: 2 下载次数: 1

我要下载

代码说明：

该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fpgaaverilogamaxamin
verilog 编写的比较最大值最小值得的程序，而且能够求出最大最小值在ram中存储的位置，测试通过下载即用(Comparison of the maximum write verilog smallest worthwhile program, and minimum and maximum values can be obtained is stored in ram position, the test that is used by downloading)

2013-06-06 15:44:48下载

积分：1
计数器，vhdl，调试通过。
COUNTER 用于xilinx硬件，里面已建工程，修改ucf即可。设计由3部分组成，计数器，100M分配时钟，顶层模块，其中顶层模块包括计数器和分频器。

2022-01-22 06:17:06下载

积分：1
可控制器
应用背景此代码是用于执行器和传感器，可以在网络中实现一个很好的连接与其他节点和主。关键技术VHDL代码；可以控制位CRC校验和填料-掩模的验收规范

2022-01-26 00:30:01下载

积分：1
simpleCpu
relative cpu design implementation

2013-08-14 21:22:39下载

积分：1
Quadrature Deshifrator
这个

2022-06-29 04:52:15下载

积分：1
VHDL教程及源码,是新手入门的不二选择!
VHDL教程及源码,是新手入门的不二选择!-VHDL Tutorial and source code is the only option, beginners!

2022-05-13 14:50:11下载

积分：1
UART_TX
说明： fpga串口的接收程序基于verilog语言拿走不用谢。(The receiving program of FPGA serial port is based on Verilog language.)

2020-06-18 03:20:02下载

积分：1
FIRfilterverilogHDL
FIR滤波器的verilog HDL代码示例，以16阶为例(Verilog HDL code for fir filter)

2015-07-08 17:05:38下载

积分：1
6_42
An FPGA Implementation of a HoG-based Object Detection Processor

2016-04-07 23:42:05下载

积分：1
Miller-detector
Decoder using Miller method for UHF reader

2013-01-25 10:20:57下载

积分：1

696518资源总数
106215会员总数
5今日下载

the program have designed a PCM signal timing modules, including the CLK input,...

0 个回复

热门标签

热门下载