登录
首页 » VHDL » FPGA simulation examples, Verilog coding, the process in detail, code easy to un...

FPGA simulation examples, Verilog coding, the process in detail, code easy to un...

于 2022-05-04 发布 文件大小:34.64 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第二个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The second document

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 音频信号分析仪的FPGA源码
     音频信号先经过由运放和电阻组成的50Ohm阻抗匹配电路以满足输入阻抗50 Ohm的系统要求,这样方便信号功率的计算。为了保证所处理的信号被不失真的采样,信号还要通过截止频率为10Khz的抗混叠低通滤波器。最后为了AD能正确的采样,信号还要通过信号抬高电路。 经过12位A/D转换芯片MAX144转换后的数字信号经由基于FPGA的NIOSII处理器进行FFT变换和处理,分析各个频率点的功率值,并将这些值显示在LCD上。 该源代码就是fft变换的源代码
    2023-07-28 02:35:05下载
    积分:1
  • It is then register ( shifter) PISO ( Parallel
    It is then register ( shifter) PISO ( Parallel - in, serial - out)-It is then register ( shifter) PISO ( Parallel- in, serial- out)
    2022-03-14 08:29:42下载
    积分:1
  • Noc
    credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • BPSK
    先用Matlab理论仿真,再用Verilog语言在ISE环境下编写程序,可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)
    2020-06-19 22:40:02下载
    积分:1
  • xapp888
    说明:  xilinx fpga各版本mmcm/pll动态配置RTL代码,包括testbench(xilinx fpga mmcm/pll drp RTL code, including testbench)
    2021-01-21 21:38:46下载
    积分:1
  • "Verilog HDL Design Guide" 8
    《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
    2022-10-10 02:30:02下载
    积分:1
  • 本代码实现了486总线的功能,初学者可以借鉴学习
    本代码实现了486总线的功能,初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
    2023-09-05 01:20:03下载
    积分:1
  • kalman_mppt-master
    filter kalman mppt for PV
    2020-10-04 13:27:39下载
    积分:1
  • APB 总线
    APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)
    2017-08-22 16:04:06下载
    积分:1
  • 系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...
    系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog procedures, with test procedures
    2022-08-08 00:04:21下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载